3系列FPGA中使用LUT構(gòu)建分布式RAM（1）

前一陣出差，然后又吹空調(diào)受涼休息了一陣子，耽誤了不少時間。現(xiàn)在緩過勁來了，可以繼續(xù)寫作了。出差途中數(shù)小時路上無聊，就順手打印了XAPP463.pdf,即《Using Block RAM in Spartan-3 GeneraTIon FPGAs》，深感FPGA配置的靈活與復雜性。在此把閱讀此應用報告的心得分享一下，歡迎大家交流。

在賽靈思Spartan-3、3E等系列的FPGA中，其邏輯單元CLB中一般含有不同數(shù)量的單端口RAM（SRAM）或者雙端口RAM（DRAM），這里的“單”或者“雙”是由我們開發(fā)人員定義的。一般情況下這種RAM分布于（distributed）FPGA的陣列結(jié)構(gòu)中，所以被稱為“分布式RAM”，以便區(qū)別于FPGA中的塊RAM（block RAM）；它們的詳細區(qū)別大家可以看Spartan3系列的用戶手冊（UG331.pdf, Spartan-3 GeneraTIon FPGA User Guide），其中對所有模塊及其功能都有最全面的解釋，包括各種復雜的時序分析。分布式RAM在局部設計中可以方便地實現(xiàn)小的數(shù)據(jù)緩存區(qū)、FIFO或者寄存器組等等。接下來我們討論分布式RAM的特征、功能以及如何使用Xilinx的工具來調(diào)用分布式RAM。

圖1 分布式RAM的示意