fpga ip 文章最新資訊

基于FPGA無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)

摘要給出了一種由FPGA實(shí)現(xiàn)的無(wú)線傳感器網(wǎng)絡(luò)MAC控制器的設(shè)計(jì)方法，采用自頂向下的方法設(shè)計(jì)各個(gè)模塊，并在QuartusII8.0完成了仿真，該控制器主要支持IEEE802．15．4協(xié)議。測(cè)試結(jié)果表明，該MAC控制器支持20～250 kbmi
關(guān)鍵字： FPGA MAC 無(wú)線傳感器網(wǎng)絡(luò) 控制器

萊迪思獲得Flexibilis以太網(wǎng)交換IP核

　　萊迪思半導(dǎo)體公司和FLEXIBILIS Oy日前宣布了即可獲取Flexibilis以太網(wǎng)交換(FES)IP核。三速(10Mbps/100Mbps/1Gbps)FES IP核工作在以太網(wǎng)第2層，每個(gè)端口具有Gigabit的轉(zhuǎn)換能力。支持Gigabit光纖和Gigabit雙絞線銅以太網(wǎng)接口。支持的服務(wù)質(zhì)量高達(dá)每端口四個(gè)隊(duì)列。這些以太網(wǎng)交換IP核有五個(gè)版本，根據(jù)端口數(shù)和功能而不同：　
關(guān)鍵字：萊迪思 FPGA

基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)

摘要：在SoC開發(fā)過(guò)程中，基于FPGA的原型驗(yàn)證是一種有效的驗(yàn)證方法，它不僅能加快SoC的開發(fā)，降低SoC應(yīng)用系統(tǒng)的開發(fā)成本，而且提高了流片的成功率。文章主要描述了基于FPGA的SoC原型驗(yàn)證的設(shè)計(jì)與實(shí)現(xiàn)，針對(duì)FPGA基驗(yàn)證
關(guān)鍵字： FPGA SoC 原型驗(yàn)證

基于FPGA的CAN總線控制器設(shè)計(jì)

摘要：使用Verilog HDL硬件描述語(yǔ)言完成了對(duì)CAN總線控制器的設(shè)計(jì)，能夠?qū)崿F(xiàn)符合CAN2．0A協(xié)議的所有功能。本總線控制器的外部接口采用Altera公司開發(fā)的Avalon總線接口，增強(qiáng)了控制器的應(yīng)用靈活性。本設(shè)計(jì)使用Modelsim
關(guān)鍵字： FPGA CAN 線控制器設(shè)計(jì)

OFDM水聲通信定時(shí)同步的FPGA實(shí)現(xiàn)

正交頻分復(fù)用(Orthogonal Frequency DivisionMultiplexing，OFDM)技術(shù)是一種多載波調(diào)制技術(shù)，它將寬帶信道分解為相互正交的一組窄帶子信道，利用各個(gè)子信道進(jìn)行并行數(shù)據(jù)傳輸，因此其頻譜利用率高、抗多徑衰落能力強(qiáng)。
關(guān)鍵字： FPGA 實(shí)現(xiàn) 同步定時(shí) 水聲通信 OFDM

MSK信號(hào)檢測(cè)識(shí)別的FPGA實(shí)現(xiàn)

MSK信號(hào)檢測(cè)識(shí)別的FPGA實(shí)現(xiàn),采用MSK 調(diào)制的跳頻通信具有主瓣能量集中、旁瓣衰落滾降快、頻譜利用率高和抗干擾能力強(qiáng)等優(yōu)點(diǎn)，在軍事通信中應(yīng)用廣泛。如美軍現(xiàn)役的聯(lián)合戰(zhàn)術(shù)信息分發(fā)系統(tǒng)采用的通信信號(hào)，工作帶寬969~1 206 MHz，跳頻速率為70000 多
關(guān)鍵字： FPGA 實(shí)現(xiàn) 識(shí)別檢測(cè) 信號(hào) MSK

VGA圖形控制器的FPGA實(shí)現(xiàn)

VGA圖形控制器的FPGA實(shí)現(xiàn),VGA(視頻圖形陣列)作為一種標(biāo)準(zhǔn)的顯示接口得到廣泛的應(yīng)用。利用FPGA 芯片和EDA 設(shè)計(jì)方法，可以因地制宜，根據(jù)用戶的特定需要，設(shè)計(jì)出針對(duì)性強(qiáng)的VGA 顯示控制器，不僅能夠大大降低成本，還可以滿足生產(chǎn)實(shí)踐中不斷變化
關(guān)鍵字：實(shí)現(xiàn) FPGA 控制器圖形 VGA

融合IP和光傳輸?shù)墓歉删W(wǎng)轉(zhuǎn)型

工業(yè)和信息化部等七部門發(fā)布了關(guān)于推進(jìn)光纖寬帶網(wǎng)絡(luò)建設(shè)的意見>>，計(jì)劃到2011年光纖寬帶端口達(dá)到8000萬(wàn)個(gè)，城市用戶的接入能力平均達(dá)到8Mbit/s以上，農(nóng)村用戶的接入能力平均達(dá)到2Mbit/s以上，商業(yè)樓宇用戶基本達(dá)到
關(guān)鍵字：骨干網(wǎng) 轉(zhuǎn)型傳輸和光 IP 融合

基于雙FPGA的刀閘接口控制箱的設(shè)計(jì)

摘要：現(xiàn)有變電站改造成數(shù)字化變電站時(shí)需要增加過(guò)程層設(shè)備，其中對(duì)刀閘接口控制箱的動(dòng)作可靠性提出了極高的要求。提出一種基于雙FPGA實(shí)現(xiàn)多重邏輯閉鎖的刀閘接口控制箱實(shí)現(xiàn)方案。設(shè)計(jì)了FPGA電源和時(shí)鐘實(shí)現(xiàn)電路，兩塊
關(guān)鍵字： FPGA 刀閘接口控制箱

基于AVR單片機(jī)與FPGA的低頻數(shù)字式相位測(cè)量?jī)x

摘要：提出了以AVR ATmega128單片機(jī)和Altera公司的Cyclone系列EP1C3T100為核心的系統(tǒng)設(shè)計(jì)方案。分析了數(shù)字式低頻相位測(cè)量?jī)x的測(cè)量原理和測(cè)量誤差及其消除的方法。利用單片機(jī)強(qiáng)勁的運(yùn)算、控制功能和FPGA運(yùn)算速度快、資
關(guān)鍵字：數(shù)字式相位測(cè)量?jī)x 低頻 FPGA AVR 單片機(jī) 基于

恩智浦JenNet-IP軟件推動(dòng)“物聯(lián)網(wǎng)”的實(shí)現(xiàn)

恩智浦半導(dǎo)體NXP Semiconductors N.V. (NASDAQ：NXPI) 今日宣布將以開源授權(quán)方式提供其JenNet-IP超低功耗IEEE 802.15.4無(wú)線連接網(wǎng)絡(luò)層軟件，作為其“物聯(lián)網(wǎng)”實(shí)施計(jì)劃的一部分。近年來(lái)，人們對(duì)物聯(lián)網(wǎng)的興趣與日俱增，在物聯(lián)網(wǎng)中，每臺(tái)設(shè)備都有一個(gè)IP地址，可以通過(guò)安全互聯(lián)網(wǎng)連接進(jìn)行監(jiān)視和控制。然而，物聯(lián)網(wǎng)普及所面臨的主要障礙是不同應(yīng)用都有不同的網(wǎng)絡(luò)軟件。通過(guò)發(fā)布基于開源授權(quán)的JenNet-IP網(wǎng)絡(luò)層軟件，并為眾多開發(fā)者和用戶提供支持，恩智浦志在簡(jiǎn)化為多種設(shè)備添加“
關(guān)鍵字：恩智浦 JenNet-IP

于FPGA的跳頻通信頻率合成器設(shè)計(jì)

0引言隨著國(guó)民經(jīng)濟(jì)的快速發(fā)展和人們生活水平的不斷提高，人們對(duì)居住房子的舒適性及安全性要求也提升到了更高...
關(guān)鍵字：跳頻通信頻率合成器 FPGA

基于FPGA的GPS+GSM雙重車載定位系統(tǒng)設(shè)計(jì)

摘要：為了克服一般車載導(dǎo)航系統(tǒng)定位不連貫的缺陷，利用NiosⅡ軟核處理器配置靈活、擴(kuò)展性強(qiáng)等特點(diǎn)，結(jié)合GPS和GSM模塊，設(shè)計(jì)出了一種基于SoPC技術(shù)的雙重定位系統(tǒng)。該設(shè)計(jì)利用SoPC Builder開發(fā)工具將NiosⅡ處理器、存
關(guān)鍵字： FPGA GPS GSM 車載定位

MathWorks HDL ta工具新添Xilinx FPGA 硬件驗(yàn)證功能

?????? MathWorks 日前宣布適用于 Xilinx FPGA 開發(fā)板且新添了 FPGA 在環(huán) (FIL) 功能的 EDA Simulator Link 3.3 面市。FIL 使工程師們能夠在使用 Simulink 作為系統(tǒng)級(jí)測(cè)試臺(tái)架的同時(shí)，以硬件速度驗(yàn)證其設(shè)計(jì)。
關(guān)鍵字： MathWorks Xilinx FPGA

基于FPGA 的VGA 圖形控制器的實(shí)現(xiàn)方法

本設(shè)計(jì)中存儲(chǔ)的圖像數(shù)據(jù)所采用的像素位深為3 位，共可顯示8種顏色。在實(shí)際應(yīng)用中，可以使用更大的存儲(chǔ)器，最終實(shí)現(xiàn)256 色圖像，乃至真彩色圖像的顯示。在此設(shè)計(jì)基礎(chǔ)上，通過(guò)使用SDRAM 等外部存儲(chǔ)器，利用DMA 控制方式，并且配合Altera 的nios 嵌入式軟核CPU ,可以在SOPC 開發(fā)平臺(tái)上最終實(shí)現(xiàn)兼容SVGA ,TVGA 標(biāo)準(zhǔn)等的更復(fù)雜顯示控制器。
關(guān)鍵字：實(shí)現(xiàn) 方法控制器圖形 FPGA VGA 基于