- 文章介紹了一種基于DDS的正弦信號發生器的設計方法，對此正弦信號發生器的硬件部分進行了詳細的論述，并給出了系統的軟件流程框圖。仿真及硬件驗證的結果表明，此正弦信號發生器精度高，抗干擾性好，可作為一般的正弦信號發生器使用。此設計方案具有一定的實用性。
- 關鍵字：
STC89C52 AD9850 正弦信號發生器 DDS
- Mouser Electronics備貨由Analog Devices推出的業界最高頻率PLL合成器。 ADI ADF41020微波PLL合成器旨在改善下一代無線電設計的性能，同時大幅減少元件數量并降低系統成本。
- 關鍵字：
ADI Mouser ADF41020 PLL
- 摘要 介紹了DDS的基本工作原理，闡述了DDS技術局限性，最終實現了一種基于FPGA+DDS可縭編程低相位噪聲的頻率源，輸出信號范圍170～228 MHz。測試結果表明，該頻率源具有高頻率分辨率和低相位噪聲等特點，能夠滿足通信
- 關鍵字：
DDS 頻率源
- 在此介紹了一種以DDS芯片AD9912作為信號源的高頻石英晶體測試系統。AD9912是一款直接數字頻率合成芯片。一方面，AD9912內部時鐘速度可高迭1 GSPS，并集成了14位數／模轉換器，可以直接輸出400 MHz信號，另一方面，AD9912的頻率控制字為48位，可以小于4 μHz的分辨率輸出信號。由于采用了DDS芯片AD9912作為信號源，所設計的石英晶體測試系統能夠在20kHz～400 MHz范圍內測試石英晶體的串聯諧振頻率。與國內目前普遍使用的基于振蕩器和阻抗計測試方法的測試儀相比，該測試
- 關鍵字：
DDS 高頻 測試系統 石英晶體
- 鎖相環（PLL）頻率合成器中的電荷泵電壓用于控制VCO的振蕩頻率。大多數PLL的電荷泵電壓一般為5V或6V,因而電荷泵電壓可控的VCO頻率調諧范圍和調諧精度都是有限的。ADI公司推出帶高電壓電荷泵的PLL頻率合成器ADF4113HV
- 關鍵字：
合成器 設計 頻率 PLL 電壓 電荷 基于
- 摘要：常規DDS頻率合成方案無法合成超過1／2采樣頻率的信號頻率，這給DDS器件的應用帶來了很大限制。在實際應用中通過對DDS器件的輸出信號頻譜進行分析發現，其頻譜中除包含設計頻率以外還包含特高頻(UHF)頻段的鏡像
- 關鍵字：
DDS 鏡像頻率 AD9912 特高頻信號
- DDS的基本原理是利用采樣定理，通過查表法產生波形。DDS的結構有很多種，其基本的電路原理可用圖3 來表示。 相位累加器由N位加法器與N位累加寄存器級聯構成。每來一個時鐘脈沖FS，加法器將頻率控制字K與累加寄存器輸
- 關鍵字：
DDS 工作原理
- SOPC(System on a Programmable Chip，片上可編程系統)是Altera公司提出的一種靈活、高效的SOC解決方案。它將處理器、存儲器、I／O接口、LVDS、CDR等系統設計需要的功能模塊集成到一個可編程邏輯器件上，構建一個可
- 關鍵字：
Nios DDS IP核 可重構
- 在高可靠應用領域，如果設計得當，將不會存在類似于MCU的復位不可靠和PC可能跑飛等問題。CPLD/FPGA的高可靠性還表現在，幾乎可將整個系統下載于同一芯片中，實現所謂片上系統，從而大大縮小了體積，易于管理和屏蔽。
- 關鍵字：
DDS 優化設計
- 摘 要：本文簡要介紹DDS器件AD9858的系統結構和基本原理,以及使用AD9858實現復雜雷達信號源的原理和方法,并以AD9858產生二相碼為例,說明了AD9858的基本特點和使用中應該注意的一些問題。關鍵詞：復雜雷達信號源;二相
- 關鍵字：
9858 DDS AD 器件
- 與石英晶體振蕩器等效的頻率穩定的1~399KHZ PLL合成振蕩電路電路的功能如果要求振蕩頻率準確、穩定度好， ...
- 關鍵字：
石英晶體 振蕩器 頻率穩定 PLL
- 本文介紹了一種利用LC 諧振原理測量電容自身寄生電感的方法。利用直接數字合成器產生可編程的掃頻信號激勵 ...
- 關鍵字：
DDS 掃頻技術 電感測量儀
- 1 引言由于傳統的多波形函數信號發生器需采用大量分離元件才能實現，且設計復雜，這里提出一種基于CPLD的多波形函數信號發生器。它采用CPLD作為函數信號發生器的處理器，以單片機和CPLD為核心，輔以必要的模擬和數字
- 關鍵字：
CPLD DDS 信號源 濾波器
- 新一代的直接數字頻率合成器DDS，采用全數字的方式實現頻率合成。與傳統的頻率合成技術相比DDS具有以下特點：(1)頻率轉換快。直接數字頻率合成是一個開環系統，無任何反饋環節，其頻率轉換時間主要由頻率控制字狀態改
- 關鍵字：
DDS 數字頻率合成器 優化設計
- 頻移鍵控 (FSK)和相移鍵控 (PSK) 調制方案廣泛用于數字通信、雷達、RFID以及多種其他應用。最簡單的FSK利用兩個離散頻率來傳輸二進制信息，其中，邏輯1代表傳號頻率，邏輯0代表空號頻率。最簡單的PSK為二進制(BPSK)
- 關鍵字：
DDS 實現 切換 通道 利用 FSK/PSK 調制器 高效
dds+pll介紹
您好，目前還沒有人創建詞條dds+pll!
歡迎您創建該詞條，闡述對dds+pll的理解，并與今后在此搜索dds+pll的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
