1 引言
關鍵字：
仿真 分析 處理 指令 CPU 轉移 RISC
0 引言 統一潮流控制器(Unified Power Flow Con-troller，簡稱UPFC)是一種可以較大范圍地控制電流使之按指定路經流動的設備，它可在保證輸電線輸送容量接近熱穩定極限的同時又不至于過負荷。控制系統是UPFC的核
關鍵字：
IP 設計 控制器 UPFC FPGA 基于
毋庸置疑，現代通信網絡的發展，是由業務需求和市場需求來決定的，而不是技術的發展。我們回頭看看互聯網（IP網絡）的發展歷程，這其中市場推動的痕跡非常明顯：這一種六七十年代就已經誕生的IP網絡技術，在九十年代
關鍵字：
探討 規劃設計 網絡 承載 IP
摘要 為降低FPGA實現3電平SVPWM算法的復雜性，減小SVPWM模塊所占用的資源，文中利用正弦函數和余弦函數的關系，采用小容量ROM提出了一種新的SVPWM控制算法。利用Verilog HDL實現了算法的硬件設計，并封裝成IP核以方便
關鍵字：
SVPWM Nios Core IP
摘要 根據Nios II處理器的Avalon總線規范，設計了一款面向步進電機的控制器IP核。該定制IP核采用軟、硬件協同設計的方法，功能符合Avalon總線的讀寫傳輸時序，具有完備的步進電機驅動能力。仿真結果表明，該IP核具有
關鍵字：
IP 設計 實現 控制器 電機 Nios II 步進 基于
毋庸置疑，現代通信網絡的發展，是由業務需求和市場需求來決定的，而不是技術的發展。我們回頭看看互聯網（IP網絡）的發展歷程，這其中市場推動的痕跡非常明顯：這一種六七十年代就已經誕生的IP網絡技術，在九十年代
關鍵字：
分析 規劃設計 網絡 承載 IP
摘要：基于VGA接口時序，以高性能視頻D/A芯片ADV7120為核心。實現了基于嵌入式CPUS3C2440的VGA顯示子系統。系統一方面利用S3C24 40自帶的LCD控制器產生符合VGA顯示要求的時序邏輯，另一方面通過LCD數據線將數字RGB信
關鍵字：
S3C2440 CPU VGA 嵌入式
ATM可以提供空前的可伸縮性和性價比，以及對將來的實時業務、多媒體業務等的支持,ATM將扮演重要的角色。但目前的信息體系，即LAN和WAN，建立在網絡層協議如IP、IPX、AppleTalk等的基礎上，因此，ATM的成功及Internet
關鍵字：
技術 介紹 兼容 IP 網絡 ATM
基于IP復用和SOC技術的微處理器FSPLCSOC模塊設計,1 引言 文中采用IP核復用方法和SOC技術基于AVR 8位微處理器AT90S1200IP Core設計專用PLC微處理器FSPLCSOC模塊。隨著芯片集成程度的飛速提高，IC產業中形成了以片上系統SOC(System-on-Chip)技術為主的設計方式。一
關鍵字：
FSPLCSOC 模塊 設計 微處理器 技術 IP 復用 SOC 基于
采用多核技術提升 CPU 馬力，是一種通過硬件提供更高系統性能的日益常見的做法。即使對許多視成本和功耗為重要設計考慮的大量消費性應用，也是如此。但是，升級到多核系統并無法保證一定能夠提升性能或改善用戶體驗。因為提升系統性能不僅是硬件方面的問題，軟件也必須能充分利用并行硬件資源。然而軟件一直在改變 —— 系統變得越來越復雜，以至于在許多情況下，多個進程和線程在同時運行;同時，應用程序也在被優化，以便在多處理硬件的趨勢中更加受益。
關鍵字：
MIPS CPU Android
英特爾公司的Clay Breshears日前在官方博客上發文批評軟件開發商懶于優化代碼以提高CPU能效。這篇博文實際上是七年前Herb Sutter的一篇文章的延續，當時Herb Sutter發文督促軟件開發商從單核向多核轉變以提高CPU性能。這兩篇文章的內容相似，不過彼時面臨的情況不同。
2004年發表的文章時值CPU從單核向多核邁進，英特爾刊文要求軟件開發商為多核優化，提高CPU的并行處理能力。現在來看，很多軟件已經支持多線程了，英特爾又要開發商注重能效了，言外之意就是CPU負擔過重，開發商
關鍵字：
英特爾 CPU
Intel在去年9月于舊金山舉行的IDF上展示了一顆能用太陽能電池驅動的超低功耗處理器。本周IEEE召開的半導體技術會議ISSCC2012上Intel正式公布了這一CPU的技術細節。
除3DTri-Gate晶體管外，ISSCC上Intel著重推介的是近閾值電壓(Near-Threshold Voltage)技術。目前的CPU在核心電壓降至一定水準以后根本無法啟動，給低電壓低功耗處理器的研發帶來了一定困難，而Intel的近閾值電壓技術使得邏輯電路中的器件在超低電壓下仍能正常運轉。
IDF上I
關鍵字：
Intel CPU
MCUUSB設備控制器IP核的設計,摘要：用硬件描述語言verilog HDL設計實現了一種MCUUSB設備控制器IP核。論文首先簡要介紹了設計的背景,重點對自主研發的將MCUUSB控制器集成于一個芯片的設計和研究分析。最后給出nc-verilog功能仿真方案以及FPGA驗
關鍵字：
設計 IP 控制器 設備 MCU&USB
基于8086 CPU 的單芯片計算機系統的設計,1 引言隨著超大規模集成電路工藝的發展，在一顆芯片上集成上百萬甚至上億個晶體管已成為現實。現在，芯片廠商都以面積最小化、功能最大化作為自己的發展方向，深亞微米效應理論及IP 核技術越來越受到理論界和工業界的
關鍵字：
設計 計算機系 單芯片 CPU 基于
一種帶Cache的嵌入式CPU的設計與實現,摘 要： 基于FPGA平臺實現了嵌入式RISC CPU的設計。根據項目要求，實現指令集為MIPS CPU指令集的一個子集，分析指令處理過程，構建了嵌入式CPU的5級數據通路。分析了流水線產生的相關性問題，采用數據前推技術和軟件
關鍵字：
實現 設計 CPU 嵌入式 Cache
cpu ip介紹
您好，目前還沒有人創建詞條cpu ip!
歡迎您創建該詞條，闡述對cpu ip的理解，并與今后在此搜索cpu ip的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473