- Cadence設計系統公司宣布為Cadence® Incisive® Enterprise驗證產品系列添加全新技術，讓工程師團隊能夠解決多模式手機、游戲機和HD-DVD播放器等產品越來越復雜的芯片設計問題。Incisive技術目前為新開發的開放型驗證方法學(OVM)提供支持，這是一種強大的全新面向方面生成引擎，也是Cadence事務型加速(TBA)的第二代，為多測試平臺語言提供本征支持，在不同驗證語言和各種與生產效率有關的方面都進行了改良。這種全新的面向方面生成引擎利用面向方面編程(A
- 關鍵字：
嵌入式系統 單片機 Cadence HD-DVD 消費電子
- Cadence設計系統公司宣布創新的 Cadence® Encounter® Timing System 簽收解決方案自從一年前推出以來，已經為100家客戶所采用和配置。Encounter Timing System目前已經被TSMC、Freescale 半導體和智原科技.等公司采用，在無論是網絡,通訊器件還是微處理器和圖形芯片等尖端芯片的設計和開發上扮演著重要角色。Encounter Timing System目前正在被第99和100家客戶使用，他們是新成立不久的Luminary M
- 關鍵字：
消費電子 Cadence 圖形芯片 微處理器 消費電子
- Cadence設計系統公司與半導體晶圓廠UMC公司宣布推出面向最新的Cadence® Virtuoso®定制設計平臺(IC6.1)版本的UMC 65納米晶圓廠設計工具包(FDKs)。這一工具包將為設計師提供邏輯/模擬模式65納米標準性能(SP)和邏輯/模擬模式65納米低漏電(LL)工藝。Cadence Virtuoso技術有助于加速、混合信號和RF器件的精確芯片設計。
“這種65納米RF設計工具包的推出將會幫助我們的客戶更快地意識到我們的經過產品驗證的65納米SP 和RF LL技
- 關鍵字：
嵌入式系統 單片機 Cadence UMC 晶圓
- 45nm節點被稱為IC設計的分水嶺，因為在這一節點，不僅半導體材料特性、光刻技術已經接近極限，而且EDA工具也要面臨更高層次抽象、創新平臺、DFM、多電源域等諸多新挑戰，針對這一節點上的EDA工具開發需要更多創新的思維和策略。因為挑戰很多，所以業界人士對45nm的芯片設計和制造未來憂心忡忡。不過，欣喜的是，在9月11日硅谷的CDNLive!用戶會議上，Cadence向領先的半導體設計者和經理們展示了自己的45nm設計流程。其對應的產品Cadence Encounter數字設計平臺因采用了創新的思維和策
- 關鍵字：
創新思維 Cadence 45nm IC量產 MCU和嵌入式微處理器
- Cadence設計系統公司與領先的ASIC和硅智產(SIP)無晶圓IC設計公司智原科技宣布智原已經采用Cadence® VoltageStorm® 功率分析技術進行低功耗簽收，并支持智原的尖端低功耗設計。智原使用VoltageStorm的靜態和動態功率分析檢驗其高級低功耗設計技術，包括功率門控、去耦合電容優化和多電源多電壓(MSMV)規劃。
智原有一套現成的功率分析解決方案，目前已經成功發展到90納米級別。不過由于意識到了65納米及以下級別低功耗簽收帶來的新技術挑戰，智原對目前市
- 關鍵字：
嵌入式系統 單片機 Cadence IC ASIC MCU和嵌入式微處理器
- Cadence設計系統公司宣布推出Virtuoso Passive Component Designer，這是一種面向電感、變壓器和傳輸線設計、分析與建模的完整流程。這種新技術讓模擬與RF設計師能夠輕易掌握無源元件的設計，迅速開發出復雜的無線SoC和RFIC。Virtuoso Passive Component Designer從感應系數、Q值和頻率等設計規范開始，幫助設計師為他們的特定應用和工藝技術自動生成最適宜的感應器件，實現更高的性能和更小的面積。內置的精確3D全波解算器用于檢驗生成的器件，不再
- 關鍵字：
嵌入式系統 單片機 CADENCE RF 芯片 模擬IC
- Cadence設計系統公司，宣布G2 Microsystems已經使用Cadence®低功耗解決方案開發了創新的無線移動跟蹤設備。這種完整、集成的且易用的流程，基于Si2標準的通用功率格式(CPF)，讓G2 Microsystems能夠實現更快上市以及超低功耗的目標。
G2 Microsystems總部位于加州坎貝爾市，專門設計和制造超低功耗、特定用途的Wi-Fi解決方案，用于實時方位跟蹤、無線傳感、移動設備和資產跟蹤標識等用途。該公司利用其低功耗Wi-Fi專業技術以及全面應用Caden
- 關鍵字：
通訊 無線 網絡 Cadence 無線設備 無線網絡
- 中芯國際集成電路制造有限公司與Cadence設計系統有限公司，今天宣布 SMIC 正推出一種基于通用功率格式 (CPF) 的90納米低功耗數字參考流程，以及兼容 CPF 的庫。SMIC 還宣布其已經加盟功率推進聯盟 (PFI)。
這種新流程使用了由 SMIC 開發的知識產權，并應用了 Cadence 設計系統有限公司 (Nasdaq: CDNS) 的低功耗解決方案，其設計特點是可提高生產力、管理設計復雜性，并縮短上市時間。這種流程是 Cadence 與 SMIC 努力合作的結晶，進一步強化了彼此
- 關鍵字：
嵌入式系統 單片機 中芯國際 CPF CADENCE MCU和嵌入式微處理器
- Cadence設計系統公司與飛利浦創辦的獨立公司NXP半導體，今天宣布他們已經簽訂一項為時數年的戰略協議，改協議將Cadence®定位為NXP的首選電子設計自動化(EDA)解決方案合作伙伴。
此次與Cadence加強戰略合作的舉動將會讓NXP簡化其供應鏈，并通過穩定而可靠的自動化集成電路(IC)設計及驗證產品提高其運作效率。此舉是兩家公司超過15年的合作關系史上的一座重要的里程碑。
本協議為Cadence和NXP提供了一個框架，以開發和開展需要的IC設計和設計驗證方法學，從而進一步
- 關鍵字：
消費電子 CADENCE NXP IC 消費電子
- Cadence設計系統公司布了一系列用于加快數字系統級芯片（SoC）設計制造的新設計產品。這些新功能包含在高級Cadence®SoC與定制實現方案中，為設計階段中關鍵的制造變化提供了“設計即所得” (WYDIWYG)的建模和優化。這可以帶來根據制造要求靈活調整的物理實現和簽收能力，便于晶圓廠的簽收。
今天在硅谷的CDNLive!用戶會議上，Cadence向領先的半導體設計者和經理們展示了自己的45nm設計流程。其對應的產品Cadence Encounter®數字IC設計平臺7.1版本將
- 關鍵字：
嵌入式系統 單片機 Cadence 數字系統 芯片 嵌入式
- Cadence設計系統公司發布了面向無線和消費電子系統級芯片（SoC）設計的業界最全面的商用的驗證錦囊，幫助工程師們采用先進的驗證技術，減少風險和應用難度，以滿足上市時間要求。 Cadence® SoC功能驗證錦囊提供了一種經過驗證的端到端方法學，它從模塊級驗證延伸至芯片和系統級高級驗證，并包含用于實現和管理的自動化方法學。該錦囊可提供完整的實例驗證規劃、事務級和時序精確的模型、設計和驗證IP、腳本和庫文件——它們都在無線領域的一些具有代表性的設計上得到了驗證，并提供實用的技術
- 關鍵字：
消費電子 Cadence 消費電子
- Cadence設計系統公司與Mentor Graphics Corp.宣布他們將會讓一種基于IEEE Std. 1800TM-2005 SystemVerilog標準的驗證方法學標準化。開放式驗證方法學（Open Verification Methodology, OVM）將會面向設計師和驗證工程師帶來一種不受工具約束的解決方案，促進數據的可移植性和可互用性。它實現了SystemVerilog的承諾，擁有基于驗證IP（VIP）
- 關鍵字：
嵌入式系統 單片機 CADENCE MENTOR GRAPHICS 嵌入式
- Cadence設計系統公司和中芯國際共同宣布，一個支持射頻設計方案的新的0.18微米SMIC CMOS射頻工藝設計工具包將正式投入使用。 新的0.18微米SMIC CMOS射頻工藝設計工具包(PDK)已成功通過驗證，正式進入中國射頻集成電路設計市場。其驗證包括代表性設計IP的硅交互作用測試，如PLLs，集中于仿真結果和快速設計寄生。 新方案使中國無線芯片設計者可得到必要的設計軟件和方法學，以達到確保符合設計意圖的集成電路表現,可縮短并準確的預測設計周期。作為合作方，為了普遍推廣，Cad
- 關鍵字：
消費電子 嵌入式系統 單片機 Cadence 中芯國際
- Cadence設計系統公司和中芯國際，共同宣布，一個支持射頻設計方案的新的0.18微米SMIC CMOS射頻工藝設計工具包將正式投入使用。 新的0.18微米SMIC CMOS射頻工藝設計工具包(PDK)已成功通過驗證，正式進入中國射頻集成電路設計市場。其驗證包括代表性設計IP的硅交互作用測試，如PLLs，集中于仿真結果和快速設計寄生。 新方案使中國無線芯片設計者可得到必要的設計軟件和方法學，以達到確保符合設計意圖的集成電路表現,可縮短并準確的預測設計周期。作為合作方，為了普遍推廣，Ca
- 關鍵字：
通訊 無線 網絡 Cadence 中芯國際 射頻工藝
- Cadence設計系統公司宣布，Cadence® SiP（系統級封裝）技術現已同最新版的Cadence Virtuoso® 定制設計及Cadence Encounter®數字IC設計平臺集成，帶來了顯著的全新設計能力和生產力的提升。通過與Cadence其它平臺產品的整合，包括Cadence RF SiP Methodology Kit在內，Cadence提供了領先的SiP設計技術。該項新的Cadence SiP技術提供了一個針對自動化、集成、可靠性及可重復性進行過程優化的專家級
- 關鍵字：
Cadence SiP
cadence?介紹
您好，目前還沒有人創建詞條cadence?!
歡迎您創建該詞條，闡述對cadence?的理解，并與今后在此搜索cadence?的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
