摘要：CCSDS圖像數據壓縮標準中采用9／7整形離散小波變換為核心算法，該算法結構簡單，易于硬件設計實現。文中基于FPGA設計實現了9／7整數離散小波變換系統，設計中使用內部RAM存儲方式，減小了對存儲器的需求量，同
關鍵字：
FPGA 離散小 波變換 系統設計
電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
關鍵字：
軟件無線電 ASIC FPGA
Altera公司今天宣布，第二季度銷售達到4.693億美元，比2010年第一季度增長17%，比2009年第二季度增長68%。新產品銷售持續增長36%。2010年第二季度凈收入為1.806億美元，每股攤薄后收益0.58美元，與之相比，2010年第一季度凈收入為1.532億美元，每股攤薄后收益0.50美元，2009年第二季度凈收入達到0.474億美元，每股攤薄后收益為0.16美元。
本年度到目前為止，運營現金流為3.786億美元。Altera本季度末流動資金和短期投入達到21億美元。
Alte
關鍵字：
Altera 28nm FPGA
現場可編程邏輯閘陣列芯片(FPGA)近年來加速取代特殊應用芯片(ASIC)市場，FPGA雙雄賽靈思(Xilinx)與阿爾特拉(Altera)先后推出28納米FPGA產品，可望加速FPGA取代ASIC市場，賽靈思亞太區營銷及應用總監張宇清指出，28納米FPGA可大幅提升效能，并降低功耗與價格，拓展以往FPGA無法取代的ASIC市場，加速FPGA 市場的成長力道。
張宇清指出，FPGA要取代ASIC市場有4大障礙，包括需要提高更大的容量、更高的系統效能、更低的功耗與更低的成本，過去在40納米雖然已有
關鍵字：
FPGA ASIC 28納米
FPGA與DSP信號處理系統的散熱設計,引言
關鍵字：
散熱 設計 理系 處理 DSP 信號 FPGA
摘要：突發模式誤碼測試儀與一般連續誤碼測試儀不同，其接收端在誤碼比對前要實現在十幾位內，對具有相位跳變特點的信號進行時鐘提取和數據恢復，并且在誤碼比對時須濾除前導碼和定界符，僅對有效數據進行誤碼統計。
關鍵字：
FPGA 模式 誤碼測試儀 實現方案
介紹了應用現場可編程門陣列(FPGA)設計和實現通用異步收發器UART的方法。采用有限狀態機模型形式化描述了UART的功能，在此基礎上用硬件描述語言VHDL編程實現了UART，并使用QuartusⅡ軟件中的嵌入式邏輯分析儀SignalTapⅡ對數據傳輸進行了檢測，驗證了設計的正確性。
關鍵字：
FPGA UART
摘要：為提高8B／10B編解碼的工作速度和簡化邏輯方法，提出一種基于FPGA的8B／10B編解碼系統設計方案。與現有的8B／10B編解碼方案相比，該方案是一種利用FPGA實現8B／lOB編解碼的模塊方法，接收模塊在收到外部發送的
關鍵字：
FPGA 10B 編解碼
基于WCDMA速率適配算法的FPGA設計,隨著因特網爆炸性的增長以及各種無線業務需求的增加，傳統的無線通信網已經越來越無法適應人們的需要。因此，以大容量、高數據率和承載多媒體業務為目的的第三代移動通信系統(IMT-2000)應運而生。碼分多址(CDMA)由于
關鍵字：
FPGA 設計 算法 適配 WCDMA 速率 基于
Altera公司今天發布Stratix® V系列FPGA，適用于支持Micron技術公司的下一代低延時DRAM (RLDRAM® 3存儲器)。Stratix V FPGA采用新的存儲器體系結構，降低延時，高效實現FPGA業界最好的系統性能。Stratix V FPGA為網絡設備生產商提供存儲器接口解決方案，支持在互聯網上迅速有效的傳送視頻、語音和數據。
Micron公司業務開發高級經理Bruce Franklin表示：“Micron的下一代RLDRAM 3存儲器專門設
關鍵字：
Altera Stratix FPGA
摘要：提出了一種IRIG-B(DC)碼產生電路的設計方法。采用Altera公司低功耗Cyclone FPGA系列中的EPlC6T144、8段數碼管、晶體振蕩器和MAX3232E等器件構成硬件電路、使用VHDL語言設計IRIG-B直流時間碼的軟件。為了設置和
關鍵字：
IRIG-B FPGA DC 產生電路
摘要：提出一種基于FPGA的PCI硬件加解密卡的設計方案，用硬件加解密取代了傳統的軟件加解密，將加解密模塊和PCI接口模塊集成在一個FPGA芯片內實現。分析了PCI加解密卡的軟硬件的結構和原理，詳細介紹了DESX加解密算法
關鍵字：
FPGA PCI 硬件 加解密
根據CMI碼的特性，介紹了一種新的編程思路實現CMI編碼，在Max+PlusⅡ開發平臺上使用VHDL編程實現CMI編碼，并得到仿真波形。實驗結果表明，這種編程思路簡單、清晰。在產生7位偽隨機序列的前提下，分別對“O”，“1”進行編碼。這種思路為其他碼型設計提供了參考。
關鍵字：
CPLD FPGA CMI 編碼
現場可編程門陣列(fpga)介紹
您好，目前還沒有人創建詞條現場可編程門陣列(fpga)!
歡迎您創建該詞條，闡述對現場可編程門陣列(fpga)的理解，并與今后在此搜索現場可編程門陣列(fpga)的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473