新聞中心

        EEPW首頁 > EDA/PCB > 設計應用 > 基于CPLD/FPGA的CMI編碼設計與實現

        基于CPLD/FPGA的CMI編碼設計與實現

        作者: 時間:2010-08-04 來源:網絡 收藏
        0 引言
        碼是傳號反轉碼的簡稱,它是一種應用于PCM四次群和光纖傳輸系統中的常用線路碼型,具有碼變換設備簡單、有較多的電平躍變,含有豐富的定時信息,便于時鐘提取,有一定的糾錯能力等優點。
        在高次脈沖調制終端設備中廣泛應用作接口碼型,在速率低于8 448 Kb/s的光纖數字傳輸系統中也被建議作為線路傳輸碼型。
        本文針對光纖通信傳輸碼型的要求和碼的原理,介紹了一種以EPM系列7064芯片為硬件平臺,以Max+PlusⅡ為軟件平臺,以VHDL為開發工具,適合于實現的器的設計方案。

        1 CMI碼的編碼規則
        CMI編碼規則如表1所示。

        本文引用地址:http://www.104case.com/article/191637.htm


        在CMI編碼中,輸入碼字0直接輸出01碼型,較為簡單。對于輸入為1的碼字,其輸出CMI碼字存在兩種結果OO或11碼,因而對輸入1的狀態必須記憶。同時,編碼后的速率增加一倍。

        2 CMI編碼器的建模與實現
        首先在原始時鐘MUX_Clk的上升沿進行翻轉得到二分頻時鐘Clk,周期為原始時鐘的2倍。
        然后產生偽隨機序列,由3個D觸發器產生7位偽隨機序列,序列產生原理如圖1所示。


        任何一個D觸發器的輸出都可以作為要產生的m序列,則序列以7為周期循環出現,在3個D觸發器輸出都為0時,語句m_buffer(2)=(m_bu-ffer(1)xor m_buffer(O))Or((not m_buffer(2))and(not m_buffer(1))and(not m_buffer(O))),可以使第一個D觸發器在Clk上升沿到來時輸出為1,從而避免陷入“000的死循環。
        最后為“O”碼、“1”碼的編碼:
        “O”編碼的實現:在原始時鐘信號的下降沿對m序列進行檢測,當其值為“0”時,將原始信號的二分頻后的信號求非賦值給編碼輸出,即可實現對“O”進行“01”編碼。


        上一頁 1 2 下一頁

        關鍵詞: CPLD FPGA CMI 編碼

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 定南县| 灵丘县| 尉氏县| 万全县| 建水县| 海城市| 子洲县| 衡水市| 东阳市| 宁津县| 广宁县| 禄劝| 东城区| 敖汉旗| 灯塔市| 土默特右旗| 利川市| 湖南省| 贵州省| 泸水县| 拜城县| 龙州县| 淮北市| 宕昌县| 临邑县| 高阳县| 南宁市| 天津市| 阳谷县| 马龙县| 屯留县| 信宜市| 加查县| 文水县| 三门峡市| 自治县| 昆明市| 陇南市| 府谷县| 伊吾县| 长武县|