Xilinx宣布隆重推出賽靈思基礎目標設計平臺

　　全球可編程邏輯解決方案領導廠商賽靈思公司(Xilinx, Inc.  )今天宣布隆重推出賽靈思基礎目標設計平臺， 致力于加速基于其Virtex®-6 和 Spartan®-6 現場可編程門陣列 (FPGA) 的片上系統 (SoC) 解決方案的開發。這款基礎級目標設計平臺在完全集成的評估套件中融合了 ISE® 設計套件 11.2版本、擴展的IP系列以及面向Virtex-6或Spartan-6 FPGA的預驗證參考設計，可幫助設計團隊大幅縮短開發時間，從而集中工程設計資源以提高產品差異化。 

　　新型 Virtex-6 FPGA 與 Spartan-6 FPGA 評估套件是賽靈思 在2009 年內將推出的一系列套件中的首批產品，旨在利用賽靈思推出的最新一代可編程技術簡化 SoC 的評估與開發。該套件開箱即用，為設計人員提供了設計所需的各種要素，不管是 FPGA 新手還是經驗豐富的FPGA老用戶，都能實現最佳性能、最低功耗、最高帶寬和最豐富特性的完美組合。此外，該基礎目標設計平臺套件具有內置可擴展性和插入式擴展性，為快速部署賽靈思面向連接、嵌入式和數字信號處理 (DSP) 等應用的領域專用平臺套件， 奠定了堅實的基礎。

　　賽靈思基礎平臺

　　“賽靈思基礎平臺是一個完整的FPGA 開發環境，反映了傳統硬件設計人員的工作方式。該平臺使設計人員能立即獲得新型 Spartan-6 或 Virtex-6 FPGA 系列、工具、IP 及開發板，而且實現智能集成，大大提高他們的工作效率。”賽靈思全球營銷與業務發展高級副總裁 Vin Ratford 先生介紹說，“設計人員可利用通用 IP 和參考設計縮短設計時間，提高工作效率，這種優勢顯然大大優于傳統按需購買的設計方法。通過縮短開發應用基礎設施所需的時間，設計人員得以把更多的時間用于下一代系統的創新，為他們的設計帶來更多的價值。”

　　賽靈思基礎目標設計平臺或基礎平臺旨在滿足邏輯和連接設計人員的需求，其評估套件涵蓋了幾乎所有系統設計所需的基本構建模塊，可滿足多種不同市場和應用需求。基礎平臺中集成了預驗證的關鍵系統功能，通過充分協同使用這些功能，設計人員可將傳統設計方法所需的開發時間縮短一半。參考設計可引導設計人員采用最佳實踐方法，把定制元素集成到基礎設計中，并實施諸如 DDR2 與 DDR3存儲器接口、高速串行 I/O 以及片上時鐘資源等各種高級特性。而開發板示意圖及布局文件則有助于進一步優化他們的設計工作。

　　新的 ISE 設計套件 11.2不僅同時支持 Virtex-6 與 Spartan-6 FPGA 系列套件，而且能與 Cadence 設計系統公司、Mentor Graphics 公司和Synopsys 公司等推出的最新軟件協同使用。ISE 設計套件 11.2 使邏輯、DSP、嵌入式軟/硬件設計人員和系統集成商能充分發揮 Virtex-6 和 Spartan-6 FPGA 的新特性與新功能，使優化的設計環境與賽靈思基礎目標設計平臺，以及未來領域專用平臺實現完美匹配。

　　“開箱即用”設計

　　Virtex-6 與 Spartan-6 FPGA 評估套件提供完全集成的基礎平臺，支持多種不同市場的和應用：

　　· Virtex-6 FPGA ML605 評估套件是一個采用 Virtex-6 LX240T FPGA 開發高級系統設計方案的功能齊全、高度可擴展的環境，主要面向有線通信、無線基礎設施、廣播及其它高性能應用。它支持的系統級功能包括高速串行收發器、PCIe® Gen2 端點、DDR3 存儲器控制、千兆以太網以及 DVI 等。