DDR2 SDRAM介紹及其基于MPC8548 CPU的硬件設計(08-100)

　　采用差分DQS/DQS#信號，其優勢在于：減少信號間串擾的影響，減少DQS輸出脈寬對工作電壓和溫度穩定性的依賴等。因而，建議在使用數據傳輸率為533Mb/s以上的DDR2 SDRAM系列時，盡量采用差分DQS/DQS#信號。

　　使能差分DQS信號是通過設置DDR2 SDRAM的EMR寄存器的第10位為0來實現。

　　* 功耗和封裝

　　DDR SDRAM的電平常用SSTL-2，即信號引腳是利用2.5V電源供電，而DDR2 SDRAM則采用SSTL-18電平，即信號引腳是利用1.8V電源供電。在相同存儲容量和相同數據傳輸率的情況下，DDR2 SDRAM將有更低的功耗。

　　DDR SDRAM的封裝種類有：66引腳的TSOP封裝，60引腳的FBGA封裝。由于DDR SDRAM的數據傳輸率不是特別高，因此TSOP封裝能較好的工作在這種頻率上。而DDR2 SDRAM的最高數據傳輸率已經達到1066Mb/s，在高頻下，TSOP封裝的過長的引腳將產生很高的感抗和寄生電容，嚴重影響芯片工作的穩定性。

　　DDR2 SDRAM直接采用FBGA封裝，基于其良好的電氣性能和散熱性，保證了芯片在高速工作下的穩定性。

　　由于DDR2 SDRAM有4位，8位，16位(芯片的DQ引腳的數目，16位表示芯片有16根DQ引腳)三種不同系列，因而無法采用統一引腳數目的封裝。目前，4位和8位的芯片采用60或者68引腳的FBGA封裝，16位的芯片采用92或者84引腳的FBGA封裝。

　　* OCD

　　OCD(Off-Chip Driver)即離線驅動調整技術。這是DDR2 SDRAM剛問世時開發的技術，而目前的DDR2 SDRAM芯片已不再支持該技術【2】，因此不再詳述。

　　基于MPC8548 CPU的應用

　　MPC8548是Freescale公司開發的新一代PowerQUICC III系列的高性能處理器。其內部工作頻率可達1.33GHz，在該工作頻率上處理性能可達3065 MIPS。一級緩存有指令緩存和數據緩存各32KB，二級緩存為512KB，支持DDR1和DDR2存儲器控制器，支持PCI,PCI-X和PCI Express接口，支持SRapid IO接口，支持4個GbE接口。本文將重點討論基于MPC8548的DDR2 SDRAM接口的硬件設計。

　　MPC8548最高支持667Mb/s數據傳輸率的DDR2 SDRAM。因此選型中需要注意不能選用800Mb/s和1066Mb/s系列的芯片。本設計中選用667Mb/s數據傳輸率的DDR2 SDRAM的DIMM(Dual-Inline-Menory-Modules，雙列內存條)內存條，每個內存條上包含9片8位的DDR2 SDRAM 芯片，組成64位數據線和8位ECC(Error Checking and Correcting，錯誤檢查和糾正)校驗線的工作方式。