基于SOC中處理器核的串擾故障激勵檢測

　　使用SBST進行故障檢測時的系統基本要求

　　典型的SOC系統由若干IP核、用戶定義邏輯(UDL)以及核間互聯總線組成，其原理圖如圖1所示。為了對SOC中IP核間互聯總線進行串擾故障的激勵檢測[1～3]，在使用基于軟件的自測試(SBST)方法時，由處理器核(CPU)產生測試矢量并對被測總線施加激勵，要對CPUC6核間的互聯總線進行故障測試時，要求的測試矢量的流向如圖1中的點線箭頭所示。由圖1中所示施加激勵矢量的過程可以看出，測試矢量流經被測總線，在測試矢量到達終端C6時，為了對測試響應進行分析，此時要求進入C6的矢量和通過C6后的輸出的矢量不因C6的存在而改變，這就要求C6具有透明(Transparent)的特性。對于符合IEEE1149.1測試標準的IP核，可以使用標準中規定的公開指令EXTEST通過Capter-DR，Shift-DR，Updata-DR等控制狀態使系統引腳的輸入和輸出一致。但這種方法要經過一個串行移位的過程，故使得總體測試時間較長，成為測試效率提高的瓶頸。為此本文提出了一種改進方案，以下以雙向腳為例進行說明，其示意圖如圖2所示。由圖2中可以看出，為了使得IP核在進行系統總線串擾故障激勵檢測時具有透明的特性，在IP核的原始輸入端和輸出端之間加入了兩個多路選擇器，通過測試控制信號Test的作用使其在測試和正常工作狀態之間轉換，當Test=0時，IP核處于正常的工作狀態，輸入信號通過MUX1進入系統邏輯，經過處理后的信號通過MUX2直接輸出，即此時的信號的通路為Input→MUX1→系統邏輯→MUX2→Output；而沒有經過這種改進時的信號通路為Input→系統邏輯→Output，可以看出，改進后IP核的信號通路中只是多通過了兩個多路選擇器，故對IP核的正常工作幾乎沒有影響。當Test=1時，IP核處于總線測試狀態，此時的信號通路為Input→MUX1→MUX2→Output；而沒有經過這種改進時的信號通路同樣為Input→系統邏輯→Output，此時可以看出，改進后IP核在系統總線處于測試狀態時的信號通路中使用兩個多路選擇器代替了原有的系統邏輯，這在保證信號不變性的同時也極大地提高了系統總線的測試速度，而實現這一目標的代價是微小的。

圖1　典型的SOC系統

圖2 IP核的透明化方案
  
　　漸進式串擾故障激勵檢測模型

　　漸進式串擾故障激勵檢測模型的基本思想為:在對系統芯片IP核間互連總線進行串擾故障激勵檢測時，首先使用低強度級別的激勵矢量，級別越低，同一組激勵矢量可同時用于檢測越多的不同傳輸線的串擾故障，如果在低級別時沒能檢測出串擾故障則由低到高增強激勵矢量，直到發現串擾故障或最高級別的激勵矢量已施加。該模型的思想是一個不斷增強激勵的漸進式過程。漸進式串擾故障激勵檢測模型既可以保證串擾故障檢測的覆蓋率，同時也可以提高檢測的效率。使用該模型進行串擾故障激勵檢測的流程圖如圖3。

圖3　漸進式串擾故障激勵檢測模型

　　漸進式串擾故障激勵檢測模型所需的激勵檢測矢量和檢測對象的總線寬度、激勵強度有關。設串擾故障激勵檢測的對象為N線并行傳輸線系統，其中N為偶數，對N為奇數的情況可以進行類推；設使用第2k級強度的激勵矢量可以檢測出其串擾故障發生，可同時檢測出有串擾故障的傳輸線的個數為n，則
    n=N-(n+1)k。
    得到最終的表達式為
    n=[(N-k)/(k+1)]                                                                    (1)

　　對式(1)中的取整是為了保證激勵的強度取高級別。

　　由式(1)可以看出，使用兩個串擾故障激勵矢量可以同時對n條傳輸線的串擾故障同時進行激勵檢測，且n和并行傳輸線的個數N成正比。對于N線并行傳輸線系統，測試所有傳輸線的所有類型的串擾故障(gp，gn，df，dr)所需的測試激勵矢量數t=6[N/n]取上整數。

　　設激勵強度級別為2，被測總線的寬度為8，則使用漸進式串擾故障激勵檢測模型所需的激勵矢量的個數為18個。

　　基于軟件的自測試(SBST)過程

　　使用SBST方法對IP核間互聯總線進行串擾故障激勵檢測時，根據一般SOC中都含有處理器核這一事實，利用其具有的處理和計算能力產生串擾故障的激勵矢量，并對測試響應進行分析。這里產生的測試矢量是漸進式串擾故障激勵檢測模型所需的，系統中IP核中和被測總線相連的引腳都經過了透明化的改進，在這兩個前提下，IP核間互聯總線的SBST測試過程如圖4所示。

圖4　IP核間串擾故障激勵檢測流程圖

　　由以上的使用SBST進行串擾故障激勵檢測的過程可以看出，由于SBST測試方法是以處理器核為基礎的，因此在進行串擾故障激勵檢測前要確保處理器核本身的功能完全正確，同時由于要測試的對象為IP核間的互聯總線，而不同總線連接是通過系統的總線仲裁IP核來完成的，因此其在總線串擾故障測試過程中也要確保功能正確。在有了這兩個前提的基礎上，就可以使用SBST方法進行各個IP核間互聯總線的串擾故障激勵檢測，測試分析的結果可以存儲在固定的存儲區中用于測試后的分析。

　　針對以上提出IP核透明化處理所需的額外硬件開銷問題，使用VerilogHDL語言對其進行了參數化的描述，其中是以和被測總線相連的引腳數為參數，使用仿真工具Verilog-XL對該描述進行了功能仿真。

　　仿真結果表明，使用SBST方案進行串擾故障的激勵檢測具有測試實時性、所需額外硬件開銷少、測試效率高以及無需IP核內部結構信息等特點。同時，因為施加的測試矢量是漸進式串擾故障激勵檢測模型所需的測試矢量，故其對串擾故障的檢測率為100%。這使得這種測試方案的性價比很高，因此其應作為眾多測試方案中的首選。