新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 等離子處理提高65nm邏輯器件可靠性

等離子處理提高65nm邏輯器件可靠性

作者：時間：2009-05-20 來源：網絡

加入技術交流群
- 掃碼加入
  和技術大咖面對面交流
  海量資料庫查詢

測試

基于上述研究結果，在65nm邏輯流水線上測試了得到的SiN阻擋層工藝。在Cu CMP和SiN擴散阻擋層淀積間的等待時間是保證65nm邏輯制造生產率的關鍵因素。執行的基線等待時間是2小時。在結構晶圓上作了不同的6組實驗（見表1）。從這些實驗得到的數據顯示，用SiN工藝可得到可靠的優良VBD性能。

由于改善了的阻擋層和預處理工藝，Cu CMP和SiN擴散阻擋層淀積間的等待時間可從2小時增至8小時，提供了較大的制造靈活性。

結論

通過優化的SiN阻擋層工藝和Cu表面等離子預處理，成功地制備了高VBD SiN擴散阻擋層薄膜。VBD性能和可靠性的極大提高可歸因于SiN體薄膜內Si-H鍵減少，以及SiN體薄膜淀積前用NH3預處理后Cu/SiN界面上C和O污染大大減少。

<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=114&cb=INSERT_RANDOM_NUMBER_HERE&n=a7a83b30' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=115&cb=INSERT_RANDOM_NUMBER_HERE&n=a3d98779' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=116&cb=INSERT_RANDOM_NUMBER_HERE&n=abca108c' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=117&cb=INSERT_RANDOM_NUMBER_HERE&n=a1775170' border='0' alt='' /></a>
<a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=118&cb=INSERT_RANDOM_NUMBER_HERE&n=a449048b' border='0' alt='' /></a>