Virtex-5 LXl10的ASlC原型開發平臺設計

　　引 言

　　目前ASIC設計的規模在不斷擴大、復雜度在不斷增加，與此同時，日益激烈的競爭使得今天的電子產品市場對產品進入市場的時間極為敏感。如何提高驗證的效率已成為一個巨大的挑戰。當前對ASIC設計者開放的3個主要驗證選擇是仿真(emulation)、模擬(simulation)和FPGA原型(prototypes)開發。隨著FPGA的門數越來越高，功能越來越強大，使其成為了ASIC驗證的強有力工具。

　　Virtex一5 LX系列是Xilinx公司推出的新一代65nm工藝FPGA。它與上一代90 nm的FPGA相比，速度平均提高30％，容量增加65％；同時動態功耗降低35％，靜態功耗保持同樣低，使用面積減小45％。Virtex一5 LX系列還通過性能優化的IP模塊擁有了550 MHz時鐘技術。高性能的SelectIO特性，提供了到667 Mbps DDR2SDRAM和1 200 Mbps QDR II SRAM等外部存儲器的最快連接。

　　本文基于Viitex一5 LX110驗證平臺的設計，探索了高性能FPGA硬件系統設計的一般性方法及流程，以提高FPGA的系統性能。

　　1 系統設計實現

　　利用FPGA可以很好地對ASIC的功能進行驗證。通過常年對AISC原型驗證平臺的設計和測試發現，對于某些ASIC，特別是用于通信領域的ASIC，如果能夠在原型驗證階段就可以在實際環境中對其性能進行嚴格的評估，對其采用的算法進行驗證，便能夠很好地保證芯片的性能，從而加快產品的上市時間。利用通用的FPGA驗證平臺，例如DiniGroup，其價格昂貴且與系統進行互聯也比較困難，不滿足對系統進行現場測試的高度集成性和便攜性的要求。解決這一問題的最好方法就是，根據需求直接將FPGA集成到系統當中，設計出適用于現場評估測試的單板驗證平臺。

　　1．1 系統資源評估

　　(1)FPGA資源

　　Virtex一5 LX110包含17 280個Slice，110 592個log—ic cell，12個DCM和6個PLL；提供高達800個I／O引腳，23個I／O板塊，其中每個I／O都可設置成差分輸出。LX110支持多種I／O類型，需要根據系統不同模塊的輸入／輸出特性選擇合適的I／O類型，并將所用到的I／O進行合理的布局規劃。各種不同I／0類型的電氣特性約束嚴格限制了引腳位置的指定，同時I／O引腳的引出位置影響到BGA封裝的板級走線，因此需要綜合考慮以便對I／O引腳資源進行合理的劃分。

　　(2)時鐘分布

　　系統中的時鐘信號通常是串擾和EMI問題的根源，因此需要對其進行合理的規劃。時鐘信號的完整性是保證系統正常工作的重要因素，在仿真中特別需要關注。利用FPGA提供的DCM資源可以減少系統所需的時鐘信號器件，從而減少板級時鐘網絡。PCB布線時應注意將時鐘信號和數據信號進行隔離，以避免串擾的產生。

　　(3)FPGA配置模塊

　　設計合理、適用的FPGA配置方案。Virtex一5提供的配置模式多達8種，本設計選用Xilinx公司提供的PROM配置芯片，通過JTAG接口將配置文件寫入PROM中，系統上電后FPGA和PROM按所設定的配置模式將配置文件從PROM下載到FPGA里，利用FPOA+PROM的組合可以有效地簡化配置電路設計。此外還可以通過JTAG接口對FPGA進行在線配置。

　　(4)模數轉換模塊

　　系統集成高速雙路模數轉換器，支持高達105 Msps的采樣速率，每路10位輸出。

　　(5)I／O接口模塊

　　系統為各種不同的I／O類型提供了相應的接口，支持LVCMOS33、LVCMOS25、LVDS_25類型的I／O。

　　(6)電源管理模塊

　　FPGA所需電源主要有3個：內核電壓(VCCINT)、I／O電壓(VCCO)、輔助電路電壓(VCCAUX)。其他如A／D電壓、FPGA配置芯片電源(內核電壓和I／O電壓)、板級所需的時鐘電路供電及指示燈供電電壓，總共需提供8個電源。系統功能框圖如圖1所示。

　　

　　1．2 原理圖符號生成

　　FPGA的可定制特性需要按特定應用進行原理圖符號生成。首先，從特殊用途引腳的指定開始，例如電源、地引腳、參考電壓引腳以及配置引腳等。只有對這些引腳的正確指定才能保證PCB布板及走線的正確連接。下一步是將邏輯I／0和封裝形式連接起來，可以利用FPGA的設計開發環境來指定，然后導入到PCB布板環境中。在FPGA的設計開發環境中，用戶可以利用圖形界面對引腳進行指定，然后在實現過程中，FPGA布局布線工具能自動地對引腳進行指定。在FPGA的設計開發環境中，能夠進行DRC檢驗以保證引腳的合法性。

上一頁 1 2 3 4 下一頁