新聞中心

        DSP48E Slice

        作者: 時間:2017-06-06 來源:網絡 收藏

        提升性能、增加功能、提高效率、降低功耗

        所有 Virtex™-5 器件內的 550 MHz DSP48E Slice 可以加速算法,并且同上一代 Virtex 器件相比其 DSP 集成度更高、功耗也更低。

        為您的系統有效添加強大的、基于 的 DSP 功能:

        本文引用地址:http://www.104case.com/article/201706/349529.htm
        • 支持 40 多種動態控制的運算模式,包括:乘法器、乘累加、乘加器/乘減器、3 輸入加法器、桶形移位器、多種總線多路復用器、多種計數器和比較器。
        • 高效加法鏈架構,能夠有效實現高性能濾波器和復雜算術運算。
        • 低功耗要求:每個 DSP48E Slice 在 38% 的翻轉率下功耗僅為 1.38 mW/100 MHz,比上一代 Slice 降低了 40%。
        表1: DSP48E 的特點和優點
        特點優點
        25 x 18 位二進制補碼乘法器可產生 48 位全精度結果

        在更大的動態范圍內實現了更高的精度,能夠以較少的邏輯資源(Slice 數)實現單精度浮點運算和多種濾波器。

        增強型二級功能

        使用帶寄存器的累加反饋功能(可選),實現了 3 輸入、靈活的 48 位加法器/減法器。

        設計了模式監測器,支持用于飽和算法的收斂性(無偏)舍入、下溢/上溢檢測;以及自動復位計數器/累加器。

        支持單指令多數據(SIMD)功能
        40 多種用戶控制器操作模式DSPE Slice 在時鐘周期改變時可以調整功能
        18 位 B 輸入級聯布線支持輸入采樣傳輸
        新型 30 位 A 輸入級聯布線支持先進的濾波器設計,并降低了功耗
        獨立的 48 位 C 輸入乘法、加法、大型三操作數加法、或靈活的舍入模式。在整個 Slice 上消除了 C 輸入共享,從而提高了利用率、簡化了設計、提升了性能。
        級聯的 48 位 P 總線 支持部分結果的輸出傳輸。


        關鍵詞: Virtex-5 Xilinx FPGA

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 邵阳县| 鸡东县| 白水县| 贵阳市| 和顺县| 东台市| 武强县| 台南市| 托里县| 景德镇市| 满洲里市| 垦利县| 成都市| 伽师县| 兴海县| 邳州市| 井冈山市| 德清县| 太仆寺旗| 科技| 周至县| 淮阳县| 莲花县| 托克托县| 文化| 璧山县| 光泽县| 伊宁市| 保靖县| 板桥市| 巨野县| 潞西市| 吉林市| 南雄市| 馆陶县| 祁阳县| 九龙县| 台中县| 固安县| 奈曼旗| 抚松县|