對基于FPGA的高斯白噪聲發生器的研究與設計

　　2．3 DDS算法

　　隨著數字集成電路和微電子技術的發展，直接數字頻率合成器(Direct Digital Synthesizer，DDS)逐漸體現出其具有相對帶寬寬，頻率轉換時間短，頻率分辨率高，輸出相位連續，可編程及全數字化結構等優點。

　　DDS的基本工作原理是根據正弦函數的產生，從相位出發，用不同的相位給出不同的電壓幅度，最后濾波平滑出所需要的頻率。圖3是DDS的原理方框圖。

　　參考頻率源又稱參考時鐘源，它是一個穩定的晶體振蕩器，用來同步DDS的各組成部分。相位累加器類似于一個計數器，它由多個級聯的加法器和寄存器組成，在每一個參考時鐘脈沖輸入時，它的輸出就增加一個步長的相位增量值，這樣相位累加器把頻率控制字K的數字變換成相位抽樣來確定輸出合成頻率的大小。相位增量的大小隨外指令頻率控制字K的不同而不同，一旦給定了相位增量，輸出頻率也就確定了。當用這樣的數據尋址時，正弦查表就把存儲在相位累加器中的抽樣數字值轉換成近似正弦波幅度的數字量函數。以上的算法都可在FPGA內部實現。

　　3 實驗結果

　　本文的FPGA平臺選用Altera公司的EP2C8現場可編程邏輯器件，完成所有m序列、FIR數字濾波和DDS算法，需要FPGA 86%的邏輯單元資源和1%的RAM資源；時鐘采用50MHz、穩定度為50 ppm的有源晶振，通過EP2C8內部PLL(Phase Locked Loop，鎖相環)3倍頻到150 MHz作為系統全局時鐘；采用ADI公司的AD9731進行D／A轉換，采樣速度150 MSPS，10位；對AD9731輸出的電流信號進行7階LC低通濾波，然后進行放大，使得噪聲信號的滿幅輸出都達到峰峰值3V。圖4是頻率為195 kHz最大輸出幅度的四種函數波測試結果。

　　從圖4可以看出，采用DDS模塊，得到了正弦波、三角波、鋸齒波和方波的波形。圖5為該噪聲和函數波發生器產生的5 MHz噪聲的實驗結果，圖6是輸出帶寬為5 MHz的高斯白噪聲統計直方圖。