RFIC設計所面臨的挑戰及設計流程詳解

　　無線RFIC設計流程

　　無線RFIC設計流程如圖1所示。該流程覆蓋了自系統設計到物理實現的全部過程，符合前面談到的“從兩端到中間”的設計方法。

圖1：無線RFIC設計流程

　　1. 使用系統級資源

　　來自系統設計流程的保證是第一位的，而且是最高的抽象層次，系統級設計描述可作為頂層芯片的可執行測試環境。周邊系統的模型可與芯片的高級模型結合起來生成一個可執行的設計規范。系統設計要求可作為最早的設計規范來驅動芯片級的設計要求，并最終成為可復用的測試基準和回歸仿真模型。部分系統級的IP資源也可用來確定系統的性能參數(如EVM、BER和PER)。

　　混合級仿真有助于系統和模塊設計工程師之間共享信息。為了保證系統環境和IC環境之間的接口，多模式仿真解決方案必須適合任何語言(包括C/C++、SystemC、SystemVerilog、數字/混合信號/模擬行為級HDL語言以及SPICE)，并能為跨多模的電路設計提供不同專用的引擎和算法。

　　2. 設計規劃和仿真策略

　　一個復雜設計能否成功很大程度上取決于預先規劃的徹底性。如果在設計初期就對設計的頂層要求、模塊級要求和混合級策略有一個清晰的規劃的話，“從兩端到中間”的設計方式能夠保證所有的模塊都能滿足主要的設計規范要求，并允許更為靈活的進度安排。因此，全面的仿真策略和建模規劃非常關鍵。在成功實現了高級的可執行規范后，設計過程將深入到設計中某些特定的感興趣區域，并制定感興趣區域的驗證計劃。驗證計劃會規定測試如何執行，并確定哪些模塊在測試中處于晶體管級。工程師要注意在建立和編寫模型代碼時不要過分復雜化，在開始時只需要簡單的模型和必需的模型特性。

　　正式的規劃過程是實現高效、全面驗證的前提，有助于在設計初期捕獲更多的設計錯誤并減少設計迭代次數。可以在最初對高級的系統描述采用仿真和測試計劃，這樣能快速實現調試。經驗證有效后，它們會被用于模塊的混合級仿真，以減少在設計周期后期出錯的風險。

　　3. 多模式仿真環境

　　對加入系統級測試基準的RFIC進行HDL建模是自上向下設計過程的開始。這包括全部RF模塊，以及所有的模擬部分和/或數字模塊。第一步是在一個頂層測試基準中對全芯片進行行為級建模，并進行一些系統測試(如EVM和BER)。這會對IC設計的模塊分割、模塊功能和理想的性能特性進行驗證。這種行為模型可作為混合級仿真的基礎，任何模塊都可以以晶體管級的形式插入進來并在頂層環境下進行驗證。此外，全芯片和系統級的設定可作為一種回歸模板(regression template)，隨著模塊逐步成熟而不斷用于驗證，這也為整個設計過程提供了一種不斷演進的設計方法。借助這種方法，在設計初期能夠發現大量的問題，并能夠保證充足的時間來解決這些問題。同時，不同的模塊也能以各自的進度并行開發。

　　在整個仿真環境中，同一電路有不同的分析視圖，其中可能包括行為級視圖、版圖前晶體管級視圖和有關寄生效應的多種視圖。隨著模塊的逐漸成熟，需要增加更多的晶體管級信息以測試RF/模擬接口和RF/數字接口。同時還需要使用混合信號仿真器來處理模擬、數字和RF描述，并將行為級和晶體管級抽象混合起來。為每一個模塊或子模塊選擇合適的視圖，管理運行時間和精確度，并在二者之間進行權衡，這可以通過仿真選項來實現，例如將晶體管導入快速Spice仿真器中，或將晶體管保持在全Spice模式下。這種配置對電路和接口的敏感度有很高的依賴性。由于需要重復利用這些配置，對這些配置進行高效的管理顯得很重要。這也提供了一種非常有效的機制來建立支持ACD的持續回歸驗證。