雙DSP柔性處理系統研究
加入技術交流群
本系統中的多路選擇器件選用CD4052芯片。它能根據不同的工作場合來切換紅外/可見光視頻輸入;視頻預處理電路采用AD817進行視頻信號的放大，以得到更清晰的信號來進行視頻處理;A/D芯片選用AD公司的AD9225，輸出的8bit數字視頻信號送入74LS245進行數據鎖存。
3.2 同步分離模塊
系統采用一款專門的視頻同步分離器LM1881來從標準的負同步NTSC(PAL或SECAM)視頻信號中分離出有效的行/場同步信號，并將其送入FPGA以產生系統的各級邏輯控制輸出。
3.3 FPGA邏輯控制模塊
由于系統中各個芯片的功能相對獨立，要協調這些芯片的運作就需要一片起控制邏輯作用的可編程芯片，為此，筆者選用了ALTERAL公司的EPF10K30A，該芯片有246個用戶I/O口、30000個典型門、216個邏輯陣列塊、1728個邏輯單元不僅能滿足系統的控制要求，而且也可以為將來系統的功能擴展提供控制邏輯。在這個光電跟蹤系統中，FPGA主要用來完成如下幾方面的工作：
(1)生成A/D采樣控制時鐘，實現模擬視頻的正確采樣;
(2)提供字符圖形存儲器地址及片選/讀控制信號，并在場正程到來時，控制圖形數據的讀出;
(3)提供視頻數據緩存器地址及片選/寫控制信號，控制視頻數據的連續寫入;
(4)產生外部中斷4至雙DSP，當數據寫滿視頻圖像高速緩存預定空間時，控制主從DSP以將數據塊快速搬移至片內2級緩存;
(5)產生外部中斷7至主DSP，并在每個場逆程時刻來到時，控制主DSP擦、寫字符圖形存儲器數據;
(6)產生一并/串轉換電路，以將并行讀入的字符圖形數據串行移位輸出至圖形疊加電路，從而實現“+”、“□”圖形在視頻圖像上的疊加。
其FPGA內部結構框圖如圖3所示。
圖3 FPGA內部結構框圖
3.4 雙DSP+雙口RAM 圖像處理模塊
高速并行數字信號處理電路以雙DSP為并行運算處理核心單元，并輔以雙口RAM來實現視頻圖像的高速緩存，從而完成大運算量的高速實時目標跟蹤處理任務。該并行處理系統的組成與功能分述如下：
評論