基于閃存的星載大容量存儲器的研究和實現

３ 系統的基本工作原理下面以閃存的寫（編程）操作為線索，闡述系統的基本工作原理。

３．１ 寫操作的準備和啟動

１３９４高速總線上的串行數據通過一定的接口芯片變換成并行數據。當大容量存儲器接收到外部１３９４高速總線上的數據存儲握手信號時，１３９４接口控制子模塊利用握手信號產生一定的時鐘和控制信號，控制高速數據緩存入３２位的輸入ＦＩＦＯ。當輸入ＦＩＦＯ的存儲量達到一次８級流水運行的數據量時，就向ＣＰＵ發出中斷，申請寫操作啟動。

３．２ 寫流水操作的加載和自動編程

存儲區的尋址采用內存尋址方式，即為ＦＬＡＳＨ存儲區分配一段內存空間，ＣＰＵ象訪問內存一樣對其進行尋址，大小為２Ｍ，共２１根地址線，其中高３位是子模塊選擇，選擇８級流水中的某一級；低１８位是子模塊的每塊芯片的頁（行）地址。對于芯片內的列地址，由于向每一頁寫入數據時，總是從頁的起始處開始寫，即列地址（頁內編程起始地址）是固定的，因此可以直接由ＦＰＧＡ給出。當ＣＰＵ接收到寫操作啟動的中斷申請時，給出寫操作命令，并進行地址譯碼。存儲區控制子模塊將ＣＰＵ給出的命令和地址經過一定的邏輯轉換成片選、命令、地址及控制信號，依次對８級存儲子模塊進行片選并完成各級命令和內部地址的加載工作。然后再由存儲區控制子模塊產生一定的控制信號，控制輸入ＦＩＦＯ啟動對８級存儲子模塊的數據加載工作：首先對第一級進行片選，數據流由輸入ＦＩＦＯ經存儲區數據子模塊驅動后輸入第一級存儲子模塊，經過５１２個寫周期后（頁有效數據），完成對四片并行的ＦＬＡＳＨ芯片的頁加載，加載完成后由存儲區控制子模塊給出自動編程的起始指令１０Ｈ，第一級子模塊的四片芯片就開始將加載到頁寄存器的數據寫入到芯片內部，進行自動編程工作。頁編程操作時序圖如圖４所示，這時它們的片選可以無效。然后使第二級片選信號有效，開始對第二級進行數據加載。依次下去，完成８級存儲子模塊的數據加載。

３．３ 檢驗寫流水操作是否成功

第一級存儲子模塊在完成了數據加載后開始自動編程，待到８級的數據加載都完成后，其自動編程已接近尾聲。此時不斷檢測該級四片芯片的忙／閑端口，一旦它們都處于“閑”狀態時，說明自動編程都已經結束。這時由存儲區控制子模塊的控制邏輯產生片選信號，選通第一級存儲子模塊并發讀狀態命令７０Ｈ，通過采樣四片芯片的Ｉ／Ｏ端口的“０”狀態來檢測編程是否成功，并將檢測結果鎖存進ＦＰＧＡ內部的寄存器；然后按同樣的方式對第二級存儲子模塊進行檢測，依次下去，直到“記錄”下８級存儲子模塊的編程成功與否的狀態信息后，向ＣＰＵ申請中斷并將這些狀態值返回給ＣＰＵ。ＣＰＵ則根據這些狀態值更新無效塊映射表，并將無效塊映射到冗余區，對編程出錯的存儲子模塊重新編程。重新編程與正常編程的工作原理是一致的 只不過數據是由ＳＲＡＭ輸出給ＦＬＡＳＨ，且不能進行流水操作。