我國芯片技術的重大轉折點？華為“四芯片封裝”專利曝光

在當下，華為公布了一項備受矚目的專利技術文件 ——“四芯片（quad-chiplet）封裝設計”，此舉動在半導體行業內引發了廣泛的聚焦與熱議。據外界推測，該技術大概率將在華為的下一代 AI 加速器昇騰 910D（Ascend 910D）上得到應用，有望成為華為打破美國技術封鎖、在 AI GPU 領域奮起直追 NVIDIA 的關鍵一步。

依據國家知識產權局所公開的信息，華為于 2024 年 4 月提交了名為 “一種集成裝置、通信芯片和通信設備” 的專利（國際申請號 PCT/CN2024/086375），目前該專利已經進入到實質審查階段。在技術方案上，華為的這項專利并沒有采用簡單的中介層（Interposer）結構，而是借鑒了類似于晶圓上基片本地封裝（Chip on Wafer on Substrate-Local，CoWoS-L）的橋接技術。具體而言，其專利展示了一種基于硅中介層的四芯片堆疊方案，借助垂直互連技術實現了芯片之間的超高速數據傳輸，能夠在一個封裝內集成四顆計算芯片。

在這一背景下，外媒 Tom's Hardware 對華為的四芯片封裝架構進行了深入分析，它們將專利中的芯片組互連設計稱為關鍵亮點之一，并指出華為的專利暗示采用橋式連接——類似于臺積電的 CoWoS-L 或英特爾配備 Foveros 3D 的 EMIB。值得注意的是，這款處理器在 AI 訓練時也可能搭配 HBM 級內存。

這可能是我國科技巨頭的轉折點。雖然華為和中芯國際（SMIC）在光刻方面落后，且無法獲得 ASML 的先進 EUV 設備，但我們也可能在先進封裝方面迎頭趕上——通過連接較舊節點的芯片組來構建高性能系統。

如果這項專利確實是傳言中的昇騰 910D，那么可以看出，該芯片可能非常巨大，單芯片的 910B 面積約為 665 平方毫米，因此四芯片的910D據報道可能達到2660平方毫米。此外，報告指出，由于每個 910B 包含四個HBM芯片，共有16個HBM堆棧（每個約 85 平方毫米），總DRAM面積可能增加到大約1360平方毫米。據 Tom’s Hardware 稱，這使芯片的總硅片面積接近4020平方毫米

上周我們報道了華為CEO任正非接受了《人民日報》的采訪，他就表示：“我們的單芯片仍然落后美國一代，”他還談到，“（我們）還可以采用多種方法（疊加與集群技術）使芯片達到先進水平。”

隨后，英偉達的CEO黃仁勛解讀稱，任正非的意思是，中國可以用更多的芯片解決發展人工智能的問題。黃仁勛說，雖然我們的技術仍然領先他們一代，但關鍵要記住的是，AI是可以并行解決的問題，如果每臺電腦的性能不夠強，那就用更多的電腦來彌補。黃仁勛認為，任正非說的是，中國的能源資源非常充足 ，他們可以用更多的芯片來解決問題。

從華為最新公布的專利來看，任總所言非虛，而黃仁勛的理解也是十分到位。華為確實有其他的手段暫時繞過先進制程，來使芯片達到先進水平。

但是又一個問題隨之而來，那便是產能，華為到底可以造出多少這種芯片呢？本月上旬，隨著美國對中國限制英偉達 H20芯片，美國商業部長霍華德·盧特尼克曾表示，中國仍然無法大規模生產先進半導體，并補充說，中國只能生產大約 20 萬顆高端芯片。彭博社援引盧特尼克的話，認為這清楚地表明出口限制正在減緩中國的技術進步。因為20萬顆先進芯片，對于我國來說，如果用于人工智能訓練或智能手機的芯片，肯定是遠遠低于其實際需求的。

而有趣的是，我國生產先進芯片的能力一直備受爭議，尤其是自從華為在 2023 年推出搭載 7 納米芯片的智能手機之后，我國先進芯片的實際產量也許遠高于外界推測。現在，隨著華為的昇騰 910D信息的不斷釋出，華為能有多少產能，這個問題又被提了上來。這里面有一個數據可以提供給各位：華為今年將向國家電信、字節跳動等客戶交付超過 80 萬顆昇騰 910B 和 910C 芯片——顯然遠超盧特尼克的 20 萬顆芯片的估計；而另一方面，根據TrendForce的觀察，在中國，AI 服務器市場正在適應 2025 年 4 月引入的新美國出口管制，預計將減少進口芯片（例如來自英偉達和 AMD 的芯片）的份額，從 2024 年的 63%降至 2025 年的約 42%。同時，以華為為首的本土制造商的市場份額占比預計將提高至 40%，與進口芯片幾乎持平。

各種數據都表明，我國先進芯片的產能很可能在飛速提升，產能也許不是我國最急迫的掣肘了。現在的重點完全聚集在：華為的昇騰 910D 是否真的能在每 GPU 性能上超越英偉達的 H100？這個問題的答案全世界都在密切關注。