想要設(shè)計(jì)自己的芯片？Google Silicon計(jì)劃幫你圓夢(mèng)

開(kāi)源軟件與硬件最大的差別之一，就在于“生產(chǎn)”階段，開(kāi)源軟件的社群大多利用GitHub、GitLab等平臺(tái)管理程序代碼，成員只需下載程序代碼并編譯，就能讓程序開(kāi)始運(yùn)行。

然而開(kāi)源硬件的生產(chǎn)就不像軟件那么簡(jiǎn)單，所以大多的項(xiàng)目都聚焦于通過(guò)3D打印機(jī)制作物品，如果是要生產(chǎn)開(kāi)源IC或芯片，難度可能會(huì)讓許多開(kāi)發(fā)者打退堂鼓。

Google Hardware Toolchains團(tuán)隊(duì)推出的Silicon計(jì)劃將有望改善這個(gè)窘境，Google自2020年11月起與Skywater Technologies合作，將SKY130制程的PDK（Process Design Kit，制程設(shè)計(jì)套漸）開(kāi)源，致力為所有開(kāi)發(fā)者開(kāi)源芯片的生產(chǎn)方案，并通過(guò)開(kāi)源和可投入生產(chǎn)的PDK改變定制化芯片產(chǎn)業(yè)與學(xué)術(shù)界的生態(tài)，讓開(kāi)發(fā)者可以自由設(shè)計(jì)芯片并回避NDA（Non-Disclosure Agreement，保密協(xié)議）與使用限制，研發(fā)人員也能輕松分享研究成果，并通過(guò)EDA（Electronic Design Automation，電子設(shè)計(jì)自動(dòng)化）工具維持芯片設(shè)計(jì)與芯片廠的制程高度集成。

畢竟芯片開(kāi)發(fā)不像軟件開(kāi)發(fā)那么容易，通過(guò)平臺(tái)協(xié)助可以大幅降低開(kāi)發(fā)難度。

Google也表示，免費(fèi)、開(kāi)源、社群協(xié)作等方式改變了開(kāi)發(fā)軟件的流程，并相信這個(gè)趨勢(shì)也會(huì)發(fā)生在定制化加速運(yùn)算單元，所以硬件開(kāi)發(fā)者應(yīng)該互相幫助，并站在彼此的成果上爬得更高，而不在重新發(fā)明輪子之間相互競(jìng)爭(zhēng)、白廢時(shí)間。

在Build Custom Silicon with Google網(wǎng)站中，開(kāi)發(fā)者取得多種不同工具，并依自身程度參閱各種教學(xué)文件。

該網(wǎng)站提供的工具包含。

Skywater PDK：對(duì)應(yīng)SkyWater Technology Foundry 130nm制程的開(kāi)源制程設(shè)計(jì)組件。

OpenLane：可以將RTL（Register-Transfer Level，托管器傳輸級(jí)）模型轉(zhuǎn)自動(dòng)換為GDSII文件格式的工具，以完成ASIC（Application Specific Integrated Circuit，特殊應(yīng)用積體電）實(shí)例。

XLS：HLS（High-level Synthesis，高端綜合）工具鏈。

Bazel Rules HDL：支持Yosys、Verilator、OpenROAD等開(kāi)源工具，與Verilog、VHDL、Chisel、nMigen硬件描述語(yǔ)言（Hardware Description Language，HDL）的Bazel自動(dòng)化工具規(guī)則。

Verible：集成語(yǔ)法分析（Parser）、Style-Linter、Formatter等功能的SystemVerilog語(yǔ)言開(kāi)發(fā)工具。

CFU Playground：為單片機(jī)設(shè)計(jì)、支持運(yùn)算程序代碼（Opcode）的TensorFlow Lite加速運(yùn)算框架

Build Custom Silicon with Google網(wǎng)站提供多種開(kāi)發(fā)工具。

開(kāi)發(fā)者也可以根據(jù)自身程度參閱各種教學(xué)文件。