基于IP核的數(shù)字電路綜合實(shí)驗(yàn)
作者：
時(shí)間：2017-06-05
來(lái)源：網(wǎng)絡(luò)
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
目前IP core以及IP core的運(yùn)用是行業(yè)技術(shù)發(fā)展的一大趨勢(shì)。對(duì)EDA技術(shù)實(shí)驗(yàn)教學(xué)中的IP core的綜合運(yùn)用進(jìn)行了探討。所給出的例子都是利用Xilinx的ISE軟件,在其FPGA（SPARTAN3A and SPARTAN3AN系列）芯片上實(shí)現(xiàn)了的。文中所討論的基本要點(diǎn),對(duì)初學(xué)者如何理解設(shè)計(jì)重用和運(yùn)用IP core來(lái)進(jìn)行綜合型實(shí)驗(yàn)設(shè)計(jì)是有所幫助的。
基于IPCore的數(shù)字電路綜合實(shí)驗(yàn).pdf
評(píng)論