新型存儲器技術未來將主導存儲器市場

　　還有其他因素會影響存儲器的總功率，如系統的體系結構。緩存的設計是通過在芯片上放置少量快速、高功耗的存儲器以減少訪問時間，并且當所需的信息不在緩存中時，僅需要訪問外部存儲器。這減少了與訪問外部存儲器相關的時間和能量。如果在高速緩存中可以存儲足夠的數據，則可以最小化接口功率。

　　但因為SRAM 是高功耗的，所以物聯網系統希望減少對其的依賴。然而，許多閃存器件，特別是在芯片外時，需要大量的SRAM。Intrater說：“無論何時，當處理器需要一個不在緩存中的程序時，處理器將從外部存儲器獲取必要的程序，然后繼續。我們希望大部分程序都在緩存中。 閃存變成了內存層次結構的一部分。”

　　但這正在改變。“有一個名為‘就地執行’(XIP)的特征，此處你使用穿行NOR flash就像片外存儲器。您可以讓處理器直接從串行NOR flash讀取數據，就像存儲器一樣。

　　另一個影響功耗的因素是讀寫的規模。當使用DDR時，單字節或字不會一次讀取，而是可能突然讀取512或1024。如果這是一個很好的能量使用，又如果不需要額外的字節讀取，那么它依賴于應用程序，因此代表了浪費。這是一個示例，其中性能已成為驅動問題，并且對于許多系統可能是昂貴的功耗權衡。

　　A similar type of problem exists with NAND-type flash memories that are unable to write to a single location， instead requiring that a block of memory is first erased and then rewritten. This means there is a power penalty associated with small writes. An SRAM cache， even though it consumes more power， defers writes and may finish up providing energy savings.

　　NAND FLASH存儲器也存在類似的問題——不能寫入單一位置的，需要先擦除并隨后重寫存儲器塊。這意味著存在與小寫入相關聯的功率代價。 SRAM緩存，即使它消耗更多的功率，延遲寫入，但是可能提供節能。

　　對于許多系統，現有的內存技術可能太耗電。Goriawalla說：“對于使用能量收集的系統。它們通常需要寫入電流小于5μA，讀取電流為幾μA/ MHz。這加上了VDD的最小值 0.7 ～ 0.9V。所以我們談論的是微小系統的功耗需求。 這些數字比大多數嵌入式閃存技術的數量級小。”

　　其他注意事項

　　同樣，成本有許多方面，其中一些已經討論過。功耗對成本有直接影響，但其他因素包括引腳數量、封裝、芯片內的成本，以及與板上集成相關的成本。

　　Intrater說：“小系統往往擁有位于同一芯片裸片的嵌入式閃存。但也有局限性。我們看到系統要遷移到28nm，但在流程節點沒有嵌入式閃存。閃存滯后于標準CMOS工藝。如果可以使用嵌入式閃存，那么這就是始終不變的最優解。但在許多情況下，這樣卻并不可行，原因在于成本，或者系統的其他部分需要更積極的過程節點。然后你需要恢復使用外部內存器，并開始遇到性能和功耗的問題。兩者之間的聯系需要具有正確的特性，以提供足夠的性能，并且消耗更多的功率。”

　　這一判決對于新的內存類型變得更容易。 Harrand說：“在同一芯片上與邏輯一起進行閃存處理是很困難的。新存儲器很友好，一切都在生產過程的后端。 這意味著在邏輯過程中可以有完全相同的晶體管，這使得它更容易嵌入邏輯或處理器。28nm使得嵌入式閃存過程變得很困難，所以我們有機會替換嵌入式閃存與這些新的記憶。”

　　許多互連架構針對現有存儲器類型進行了優化。Harrand說：“DDR接口不太適合NVM。使用DDR，首先要聲明你想要尋址的行或頁面，然后聲明你是要讀取或寫入。這對于新興的NVM是不利的，因為如果你想要讀取或寫入，你一開始就必須知道。”Harrand表示，有辦法克服這一限制，但它們會降低性能。

　　另一個障礙是接受新的權衡。Harrand繼續說，“今天，我們可以擁有具備足夠續航力的高度DRAM，但是無法擁有高密度，但是可以同時擁有速度和續航力。會有一些被優化接近DRAM，并具有完整的保留，或者有一些會有數日的保留，但并不是10年的保留，或者有一些會有優化保留，但他們沒有速度。”

　　目前尚不清楚何時以及哪些新的存儲器將首先打破障礙，但微控制器的出現將這些新的存儲器嵌入到其中。隨著數量的增加，成本將下降，這將加速它的應用。不久后，許多物聯網系統將別無選擇，尤其是如果它們想利用新的制造技術節點的話。