一文通解基于VLT技術的新型DRAM內存單元

　　讀取內存分頁數據涉及一連串的活動，類似于兩個巢式的軟件DO回路(Do loop)。每一分頁內存被分成由許多256字節成、成批(burst)讀取的內存群組，因此，一組16K位分頁就有64個burst內存群組，依序讀取完整的內存頁，這類似于外部DO回路。

　　圖4：內存分頁由分批依序讀取的內存群組構成;每一批burst群組均依據16個連續的16位傳送到I/O。

　　每個突發傳輸組被加載256位的DDR緩存器中，該緩存器被分為16個16位字，并依序讀取其內容，為每一個頻率邊緣提供每一個16位字。這種操作方式則如同內部DO回路。

　　每一行的地址(RAS)負責選擇分頁。同時，每一列的地址(CAS)選擇突發傳輸組，并設置從DDR緩存器中開始讀取的字符，因而不必從DDR緩存器的左側開始讀取。

　　值得注意的是，在隱藏緩存器執行回寫、讀取或寫入DDR緩存器中原先加載數據的同時，DDR緩存器已經開始從儲存數組中讀取數據或從外部加載所寫數據了。

　　LPDDR的運作

　　LPDDR4功能本質上包含四項基本操作：啟動、讀取、寫入和預充電。這些操作的其他變異形式，如突發讀取/寫入和自動預充電等，可能構成一個更長的指令列表，但并不至于帶來新的技術挑戰。此外，它還添加了刷新、訓練和模式緩存器作業等維護性指令，以因應復雜的操作命令。

　　這些基本的操作簡要介紹如下： 啟動： 在內存數組中選擇特定字符線(wordline)，即可“開啟”一個分頁。該分頁上的內容將會被感測到并進行鎖存，然后保持開啟以用于在讀取作業時進行回寫，或在“讀取-修改-寫入”作業時被再次寫入。 讀?。?nbsp;開啟讀取數據序列，每個burst內存群組的數據會從感測放大鎖存中被加載到DDR緩存器中。緊接著DDR緩存器開始依序讀取，每次讀取一個16bit字。同時，芯片透過隱藏緩存器在仍保持開啟狀態的分頁上進行回寫。 寫入： 數據被加載DDR緩存器，每次一個16位字。數據隨后被轉移到隱藏緩存器中，待分頁開啟時寫入數據。當進行寫入時，DDR緩存器可依需要同時加載新的256位數據，等待下一次寫入。 預充電： 在最后一個burst內存群組被讀取或寫入后，內存數組必須為下一次操作做好準備。在寫入情況下，必須等待一個寫入恢復延遲，以確保最后的burst群組可在繼續其他操作前被成功寫入。這時，開啟的分頁已被關閉，使位線能夠自由浮動，并重新充電回到先前提到的VDD/2電位。

　　值得注意的是，只有啟動操作才涉及內存數組感測;讀取操作只涉及在鎖存感測數據與DDR緩存器之間傳輸數據，以及讀取DDR緩存器的數值。

　　根據所需的操作序列不同，有些DDR的時序可能極其復雜。但如果相鄰讀取操作發生在不同內存組的數據之間，則可大幅簡化時序。因為在從下一個內存組中讀取數據之前，不必在原有的內存組中等待回寫和預充電。時序控制最困難的是來自同一內存組的連續讀寫。

　　實現內存數組：MAT

　　理論上，盡管一個內存組的邏輯容量可能達到32K行與16K列，但以現有技術而言，現實上并不可能制造出這樣的內存數組。這是因為：

　　? 驅動器在選擇分頁時的驅動能力有限;在性能符合規格要求的前提下，只有一定數量的選定晶體管可以被驅動。

　　? 感測放大只能支持有限數量的儲存單元。如果儲存單元的數量太多，由于電荷分配造成電壓變化減小，而被噪聲淹沒。

　　因此，為了確保內存芯片可靠且易于制造，每一種內存應用都存在不同程度的實體尺寸限制。達到這種上限的內存數組被稱作“內存數組片”(memory array tile;MAT)。每個MAT都是功能齊全的數組，本身包含字符線和位線的譯碼以及感測放大器。

　　以一種采用2x-nm工藝節點的一般DRAM MAT為例，其位線和字符線的規模分別達到1，024條和620條。字符線的數量并不是2的整數次方，這帶來了一些解碼方面的挑戰。該芯片或許只用了最后的幾個MAT，但這是一個可以忽略的芯片建置細節。

　　透過打造一個16×53大小的MAT數組，可為具有這一尺寸的內存組實現總共848個MAT。一個完整分頁整合一行MAT的內存單元：當開啟一個分頁時，同時啟動同一行有MAT內存單元上相應的字符線。

　　圖5：傳統DRAM的實體布局

　　在了解了這些背景知識后，接下來將討論全新的Kilopass內存單元，以及它如何打造與此相同的儲存組。