數字直放站中CPRI協議的FPGA實現

3．2．1 發送模塊
按照CPRI基本幀和超幀結構，把DDC(數字下變頻)的IQ數據信號與相應的控制信號成幀后發送給SCAN25100，SCAN25100再進行8 B／10 B編碼，從光模塊發送出去。如圖7所示，TXMGR模塊產生IQ數據和控制數據的使能信號；TXCTRL模塊則對CPRI超幀的控制時隙進行狀態轉換，產生不同的控制信號，從而從FIFO中選擇讀出不同的控制信號；TXDDR模塊則是把數據通過時鐘雙邊沿進行發送。

3．2．2 接收模塊
將從SCAN25100接收到的數據進行同步頭(K28．5)檢測，進行CPRI解幀工作，把控制信號和IQ數據信號分解出來，IQ數據信號送到DUC(數字上變頻)。如圖8所示，RXDDR模塊則是通過時鐘雙邊沿接收數據；RxMGR模塊通過檢測幀頭產生IQ數據和控制數據的使能信號；RXCTRL模塊則對CPRI超幀的控制時隙進行狀態轉換，產生不同的控制信號，從而把接收到不同的控制信號寫入FIFO，提供給其他模塊。

3．2．3 CPRI啟動過程模塊
CPRI規范中的啟動過程，此過程是相當重要的，需要軟件和硬件共同完成。協商確定物理層的協議、慢速通道(HDLC)和快速通道(以太網)的傳輸速率，完成REC和RE之間的鏈路建立，從而進行正常的通信過程。在設計過程中，理清各個狀態的作用，利用狀態機實現啟動過程，整個流程如圖9所示。

4 實際測試結果
4．1 自環測試
在實驗室常溫環境下進行實際測試，采用Chips-cope抓取發送和接收的數據進行比較的方法。也就是說，產生一段測試數據，按CPRI幀格式發送給sCAN25100，通過光模塊自環回來，如圖3所示，然后用Chipscope抓取接收回來的數據，與發送的數據進行對比，確認鏈路是正常通信。
經過反復測試，該系統已經能正常穩定通信，如圖10所示。發送數據(Txdata)幀頭為OxBC50，發送時刻為2172，隨后的發送數據的高8位和低8位分別以2累加。接收數據(RxData)在2193時刻接收到幀頭OXBC50，隨后接收到的數據也是高8位和低8位分別以2累加，而且跟發送的數據是一樣的。

4．2 聯合測試
CPRI模塊的成解幀都是在FPGA內部完成的，而數字中頻模塊(DDC，DUC)也全部在FPGA里面完成設計，如圖6所示。兩部分的接口顯得非常簡單，只需要把兩部分代碼整合成一個工程就行。同樣，在實驗室常溫環境下進行測試，整個系統能正常穩定的工作。

5 結 語
CPRI是規范基站內部REC和RE之間的接口標準協議。該設計把CPRI的兩層協議分開設計實現，FPGA實現CPRI鏈路層，設計靈活。芯片SCAN25100實現物理層，由于芯片具備自動同步及準確校準時延等功能，方便后續設計分布式遠程射頻基站系統。通過對電路板的實際測試，調整電路設計及PCB部分布線設計，不斷地調整優化設計，CPRI模塊正常穩定工作，該模塊已經和其他模塊(DDC，DUC等)通過了聯合測試。