數字直放站中CPRI協議的FPGA實現

2．2．1 CPRI鏈路層協議實現模塊
CPRI鏈路層只是定義了一個同步的幀結構，而里面的IQ數據和控制管理數據都是由用戶按需求自由處理的，采用FPGA實現CPRI的成幀、解幀及相關的控制，處理靈活，方便以后服務增加進行升級。在下面的軟件部分做詳細介紹。
2．2．2 CPRI物理層協議實現模塊
采用國半的CPRI串行／解串器SCAN25100。SCAN25100是專門為CPRI協議設計的高速串并轉換芯片，除了串并轉換之外，還有8 B／10 B編解碼功能，其內部結構框圖如圖4所示。
圖4中的TXCLK和RXCLK都是雙邊沿采集數據，降低了頻率要求，光纖接口(DOUT和RIN)的速率由TXCLK決定，當TXLCK為61．44 MHz時，經8 B／10 B編碼，再并串轉換后，DOUT的速率就是1 228．8 Mb／s。對于RXCLK也就是接收過程的時鐘，可以采用芯片內部自動恢復模式。當作為RE端時，內部振蕩器產生的30．72 MHz時鐘SYSCLK可以直接作為參考時鐘REFCLK，省去一個精準的外部時鐘，而且可以利用芯片上的兩個鎖相環路自動將遠程射頻單元同步到負責基帶處理工作的基站。當作為REC端時，需要由時鐘芯片產生30．72 MHz的時鐘給SCAN25100當參考時鐘。具體應用時，可以使用芯片的配置引腳進行芯片工作模式配置，也可以用MDIO接口對芯片內部寄存器進行編程，達到配置芯片的目的。
此外，該芯片還提供了延遲校準測量功能，通過讀內部相應的寄存器值，再進行簡單的換算后，就可以得到數據的傳輸延遲，其準確度達到±800 ps。SCAN25100很好地滿足CPRI物理層的功能，性能穩定，省去了8 B／10 B編解碼和接收端的時鐘恢復，減輕FPGA開發壓力。
2．2．3 光纖傳輸模塊
由于CPRI光口的傳輸速率有614．4 Mb／s，1228．8 Mb／s和2 457．6 Mb／s三種，所以光纖模塊應該選用多模光纖模塊，可以滿足3種速率的不同選擇。實現多塊單板之間的通信，形成鏈狀和星型混全組網，提高整個數字直放站系統的覆蓋范圍。
2．2．4 時鐘管理模塊
對于數字直放站系統，需要用到好幾個低抖動、低相位噪聲時鐘，如SCAN25100，FPGA等，而且電平有LVDS，LVPECL，CMOS等。時鐘是整個系統的核心，其性能直接影響整個系統的工作。
AD9516是一款將低相位噪聲時鐘發生和小于1 ps低抖動14通道時鐘分配功能集成在一起的時鐘集成電路。內部集成了1個整數n分頻的頻率合成器、2個參考輸入端、1個壓控振蕩器(VCO)、可編程驅動器、可調延遲線和14個時鐘驅動器，包括LVPECL，IVDS和CMOS三種電平模式輸出。由于片內集成了VC0，省去了外部振蕩器，同時也提高了系統設計的穩定性。3種電平模式時鐘輸出，豐富了接口方式，給系統設計提供了便利，因此，該系統中采用ADI的時鐘芯片AD9516。
2．2．5 系統配置及監控
利用單片機對時鐘芯片等進行初始化配置，與FPGA進行通信，實現相應的系統監控功能。
2．3 電路接口設計和PCB布板問題
2．3．1 接口電平
SCAN25100的串口輸出是CML差分電平模式，而光纖模塊的接口電平是LVPECL差分電平模式，為了實現穩定可靠工作，需要進行接口電平轉換，其接口轉換如圖5所示。

在該系統中，當CML差分輸出時，芯片已經在差分輸出加了電阻．而光纖模塊的LVPECL電平中已經有隔直電容，所以在處理兩者之間的接口電平時顯得十分簡單，可以把兩者直接相連就可以解決接口電平匹配問題。
2．3．2 PCB布板
由于是GHz級的設計，對PCB設計的要求較高．對高速差分布線，特別是光模塊和SCAN25100接口走線(圖4中的DOUT和RIN)，應該盡量短且不同層布線，減少收發之間的串擾，增加回流過孔減少其他信號耦合，設計好高速差分走線的阻抗匹配，保證高速串行信號的完整性。

3 軟件實現
3．1 單片機
實現SPI通信協議．完成對時鐘芯片、A／D與D／A的初始化配置，使得時鐘芯片提供多路時鐘分別給FPGA．SCAN25100，A／D與D／A。實現I2C通信協議，完成單片機與FPGA之間的通信，從而對數字中頻進行設置及監控。實現485總線對整個系統進行監控。
3．2 FPGA
主要是完成CPRI的鏈路層協議。主要分為3個模塊，發送、接收、CPRI啟動過程模塊。其結構如圖6所示，FPGA內部實現CPRI的成解幀和數字上下變頻(DDc及DUC．這里不在討論)，發送模塊負責把數字下變頻數據通過CPRI幀發送給SCAN25100，接收模塊則把接收的CPRI幀提取出數字上變頻需要的數據。只有當啟動模塊完成后。輸出1個控制信號，數字中頻和CPRI之間才能互相傳遞數據。