基于FPGA的DVI/HDMI接口實現

ECP2M傳送鎖相環有最佳的操作范圍，預定義的范圍為：Low、MedLow、 Med、MedHigh 和 High。通過SCI總線，所有這些范圍在ECP2M中都是動態配置的。因為有各種各樣的顯示分辨率，針對理想的輸出率，DVI/HDMI參考設計必須有SERDES組。例如，如果要求一個720p的HDMI顯示，即742.5Mbps，SERDES PCS必須設置在適當的范圍(MedLow)。顯示的數據是放置在一個由DVI/HDMI參考設計定義的FIFO中。同步從三個T M D S的每個通道中讀取數據，然后將FIFO的數據移至PCS，再用SERDES進行傳輸。PCS設置成10位模式，串行輸出FIFO的數據。在這一階段，采用合適的時鐘，數據將被轉換為新的T M D S 流，使接收器恢復信號，如果配上顯示器，就會出現圖像。具體原理見圖5。

圖5：DVI/HDM傳輸原理圖。

系統演示和驗證

這個DVI/HDMI參考設計是經過檢驗和驗證的，并遵守相關規范。萊迪思已經實現了DVI環回演示，展示了設計的功能?？捎肊CP2M50E-SEV SERDES評估板和其它硬件來進行演示，萊迪思半導體公司提供評估板和其他硬件。除了電路板之外，系統演示還需要DVI至SMA的接口卡、各種DVI和SMA電纜、一個DVI源和監視器。整個演示和測試設置如圖6所示。

圖6：DVI/HDMI參考設計的演示和測試設置。

通過DVI至DVI或HDMI到DVI電纜，從筆記本電腦的接口得到DVI/HDMI數據流。DVI至SMA接口卡將轉換為DVI連接器至SMA，可通過SMA電纜與評估板相連接。一旦信號到達FPGA，將進行處理并環回至TX SERDES通道。然后，通過SMA電纜傳輸數據送回到電路板上的SMA至DVI適配器，并最終在顯示器上進行比較。ECP2M集成了用來接收和發送三個DVI T M D S數據流的代碼。在FPGA內完成字節對齊和同步邏輯，并將數據存入FIFO。在傳輸方向，ECP2M從FIFO中取得數據，以10位的模式直接傳送至SERDES。該設計確?？稍贔IFO中三個DVI/HDMI通道完全對齊。

利用內置的SERDES和可以從萊迪思半導體公司得到的參考設計，ECP2M可以成功地實現接收和/或傳送DVI/HDMI接口功能。通過使用FPGA技術和參考設計，設計人員能夠很快地實現設計的其余部分，并無縫地連接到一個DVI/ HDMI接口，以滿足他們自己的特殊要求。