基于FPGA的音頻編解碼芯片接口設計
加入技術交流群
數字輸出支持4種音頻數據模式：右對齊、左對齊、I2S和DSP模式。通過對寄存器的不同配置，可以設置傳輸的數據格式。寄存器配置值如下：
寄存器地址0000111的1～0位設置音頻格式：“11”時為DSF’格式，“10”為I2S格式，“01”為左對齊格式，“00'’為右對齊格式。
3～2位設置字長：“11”時為32位，“10”為24位，“01”為20位，“00'’為16位。
這四種音頻格式都是高位(MSB)在前，16～32位。但32位數據不支持右對齊模式。
本文采用主模式的左對齊數據格式，左對齊數據格式傳輸如圖3：左對齊格式時，MSB在BCLK的第一個上升沿有效，緊接著是一個ADCLRC或DACLRC傳輸。本文引用地址：http://www.104case.com/article/192031.htm
3 WM8731芯片驅動的FPGA設計
3.1 驅動器的總體設計方案
本文設計驅動器在使用時的框圖如圖4所示。雙口RAM和驅動器一同連接在控制器的數據總線和地址總線上，控制器只需提供少量的控制線即可完成對音頻編解碼芯片wM8731的控制及數據交換功能。
驅動器內部結構框圖如圖5所示。控制部分提供驅動器與控制器之間的接口(包含有數據總線信號、地址總線信號和控制信號)，同時產生控制字轉換單元和數字音頻接口單元的控制信號；內部寄存器緩存控制字和狀態字；控制字轉化單元負責將控制字串行發送給WM8731，同時效驗傳送信號；數據音頻接口單元完成WM8731與外部雙口RAM的串并轉換，實現對數字音頻信號的發送和接收功能。
驅
表l 狀態寄存器控制字的對應定義
評論