基于單片機和FPGA的網絡數據加密實現

2．2 A5／1算法原理
A5／1引是GSM移動通信中數據傳輸的流密碼加密算法。A5／1密碼流產生器生成的密碼與明文數據幀的每一位相異或得到密文序列。A5／1算法由3個不同長度的線性反饋移位寄存器R1，R2，R3組成，其長度分別為19，22，23位，其反饋特征方程分別為：x18+x17+x16+x13+1,x22+x21+x20+x7+1。算法的初始密鑰是64位向量。密碼流輸出位為3個移位寄存器的異或輸出。移位寄存器的使能由多數函數控制。Rl的第8位、R2的第10位、R3的第10位為多數函數數據輸入，它們決定3個移位寄存器的移位狀況。在這3個數據位中，如果有兩個或兩個以上的都為0，多數函數值就為0；如果有兩個或兩個以上的都為1，多數函數值就為1。多數函數輸入的3個數據位中與多數函數值相同，相應的移位寄存器就移位。A5／1的硬件實現原理如圖2所示。密碼流的產生分兩個階段．第一階段給寄存器裝人64位初始值；第二階段則根據時鐘節拍和使能控制產生密碼流。
2．3 W7算法原理
W7H算法與A5／1算法在結構原理上有相似之處。W7算法由8個類似于A5／1算法硬件結構模塊并行組成，每一個模塊都包含3個線性反饋移位寄存器和多數函數。不同的是w7算法是128位的初始密鑰，線性反饋移位寄存器的長度圖2 A5／1算法的硬件實現原理和反饋結構都不同于A5／1算法。3個線性反饋移位寄存器長度分別為38、43、47位。8個并行模塊采用同一初始密鑰。但反饋結構和多數函數的輸入位均各不相同。8個模塊的輸出組成8位密碼流，加密效率更高。各線性移位寄存器由固定數據位通過邏輯與產生1位數據，再將該位數據與最高位輸出異或，最后將3個移位寄存器輸出再異或輸出作為本并行塊的密碼位輸出。由于有8個并行塊，最后總的輸出8 bit，即1字節。設計時，每隔8個時鐘周期輸出一次，保證數據速率的一致性。

3 系統硬件設計
該系統硬件設計由單片機，FPGA和El接121等組成，如圖3所示。單片機用于輸入用戶初始密鑰；FPGA負責密鑰流產生以及加解密；E1接口實現數據流的發送和接收，完成HDB3碼和TTL電平之間的轉換，實現通信接口單元和協議數據處理單元之間的全雙工通信。

由于通信鏈路采用E1標準，該系統設計的外部數據鏈路接121采用E1接口，選用接口器件DS21348。DS21348支持El和T1線接口單元，通過寄存器設置選擇E1線接口單元。DS21348可配置為硬件模式，完成HDB3到TTL、TTL到HDB3的電平轉換，時鐘同步、數據信號格式轉換以及數據幀處理。該系統可并行處理兩路數據，一路加密，一路解密，實現全雙工通信。