新聞中心

        EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的兩路視頻同步播放系統(tǒng)的設(shè)計(jì)

        基于FPGA的兩路視頻同步播放系統(tǒng)的設(shè)計(jì)

        作者: 時(shí)間:2009-09-02 來(lái)源:網(wǎng)絡(luò) 收藏

        2.2.3重疊區(qū)域采樣電路模塊設(shè)計(jì)輸入信號(hào)重疊區(qū)域采樣窗模塊是由兩塊uPD42280芯片串聯(lián)構(gòu)成。通過(guò) 對(duì)uPD42280芯片發(fā)出控制信號(hào),達(dá)到對(duì)指定像素區(qū)域進(jìn)行采樣的目的。之所以采用兩片 uPD42280芯片串聯(lián)是考慮到設(shè)定的同步范圍。對(duì)于 50HZ的PAL制的隔行掃描圖像,每一場(chǎng)的采樣像素點(diǎn)為32*32=1024個(gè),只取其中 8位Y信號(hào),則每一場(chǎng)的采樣數(shù)據(jù)量為 28800字節(jié)。uPD42280場(chǎng)存儲(chǔ)器的單片容量為 256K字節(jié),可以容納約 256場(chǎng)。這樣采用兩片串聯(lián)增加了一倍的容量,采樣窗的數(shù)目可以達(dá)到512場(chǎng)。
        采樣的控制時(shí)序圖5所示,為了對(duì) 702*288的右1/4重疊區(qū)域進(jìn)行行列的均勻采樣,每隔 8行在后128點(diǎn)進(jìn)行 1/4clk均勻抽樣,得到 32點(diǎn)。同時(shí),每場(chǎng)一共抽取 32行,這樣 FIFO中存儲(chǔ)數(shù)據(jù)為32*32=1024byte。而讀時(shí)鐘在每場(chǎng)的前 32行,采用clk(13.5MHZ)進(jìn)行連續(xù)讀取。圖 6為一幀圖像重疊區(qū)域采樣的效果圖。

        本文引用地址:http://www.104case.com/article/191936.htm

        2.2.4存儲(chǔ)器電路模塊設(shè)計(jì)
        在本中,由于需要用到大規(guī)模的圖像數(shù)據(jù)存儲(chǔ)及運(yùn)算存儲(chǔ)操作,并且考慮到算法的可擴(kuò)展性,存儲(chǔ)器選取了兩片 SDRAM芯片 HY57V641620HG,每片 HY57V641620HG大小為 4bank*1M*16bit。在結(jié)構(gòu)設(shè)計(jì)方面,由于 SDRAM不能夠同時(shí)進(jìn)行讀寫(xiě)操作,與主控運(yùn)算電路采取并行連接的方式。這樣做的目的是可以進(jìn)行 SDRAM的乒乓讀寫(xiě)操作,提高數(shù)據(jù)讀取及寫(xiě)入的效率。
        對(duì)SDRAM的初始化和fullpage模式下的讀寫(xiě)控制的時(shí)序如圖 7、8、9。


        2.2.5 主控運(yùn)算電路模塊設(shè)計(jì)主控運(yùn)算電路是本系統(tǒng)中最重要的硬件組成部分,因?yàn)檫@部分電路將承擔(dān)整個(gè)系統(tǒng)大部分控制和運(yùn)算任務(wù)。這部分電路由 FPGA芯片 EP1C6及其附屬電路組成。



        關(guān)鍵詞: FPGA 視頻 同步播放 系統(tǒng)

        評(píng)論


        相關(guān)推薦

        技術(shù)專(zhuān)區(qū)

        關(guān)閉
        主站蜘蛛池模板: 北票市| 白水县| 德安县| 托克托县| 阿拉尔市| 德保县| 十堰市| 灵武市| 敖汉旗| 宁国市| 扶余县| 织金县| 两当县| 弥勒县| 松阳县| 五原县| 四川省| 闸北区| 屯门区| 百色市| 石城县| 南岸区| 虎林市| 乐业县| 边坝县| 银川市| 塔河县| 新安县| 商城县| 清新县| 五峰| 库尔勒市| 上饶市| 肥城市| 来凤县| 新建县| 平湖市| 凤庆县| 攀枝花市| 宁阳县| 新营市|