基于FPGA的PPM調制解調系統設計
加入技術交流群
3 PPM解調系統設計
本文已詳細介紹了PPM的調制過程，PPM信號的解調過程從本質上講就是PPM調制的逆過程，故對其詳細解調過程在此省略。但在PPM解調過程中需要解決一個非常關鍵的時鐘同步問題，具體包括位同步和幀同步。
3．1 PPM的位同步
位同步與幀同步建立的效果與效率關系到整個PPM解調過程的成功與否。而位同步又是幀同步的基礎，實現位同步的方法有插入導頻法和直接法。插入導頻法是在基帶信號頻譜的零點處插入所需的位定時導頻信號；直接法則是在發送端不專門發送導頻信號，而直接從接收的數字信號中提取位同步信號。從PPM調制過程中發現PPM信號中包含有時隙時鐘信息，即位同步信號，宜采用直接法。直接提取位同步的方法又分濾波法和鎖相環法，現在通常采用數字鎖相環提取位同步信號，數字鎖相環解決了模擬鎖相環的直流零點漂移、器件飽和以及易受電源和環境溫度變化影響等缺點，而且具有可靠性高、體積小、易于集成等優點。文獻已詳細闡述，本文限于篇幅不在此贅述。
3．2 PPM的幀同步
實現幀同步可采用插入法或直接法，插入法即在每幀的幀頭部插入特殊的碼元，用以辨別每幀的起始位置，比如插入巴克碼。但這樣會讓PPM的調制與解調過程復雜化，并且插入的碼元占用了原本傳輸信息的時隙，會降低整個系統的傳輸速率，本文采用直接法提取幀同步信號。
實現PPM解調時的幀同步傳統上多采用基于鎖相環的方法。即采用鎖相環鎖住“肩并肩”的兩個光脈沖，如圖1所示，幀3與幀4之間的兩個光脈沖即為“肩并肩”光脈沖。很明顯出現這種光脈沖的情況相對較少，尤其是隨著調制階數的增大，出現的概率勢必減小，嚴重影響了實現幀同步的速度。此外，由于PPM信號的連“0”碼過長，使用鎖相環不能很快鎖住，而且很易失鎖。這里利用PPM信號自身特性，采用數字邏輯電路提取出字同步時鐘。
由16-PPM示意圖，發現PPM信號有三個特點：其一，每個PPM幀由16個時隙組成，但其中有且只有一個時隙是高電平，其余的都是低電平；其二，若連續出現16個低電平，說明這16個低電平一定不處在同一個PPM幀當中，而是在相鄰兩個幀中；其三，若連續出現2個高電平，說明這2個高電平只能在相鄰的兩個幀當中。
基于PPM信號上述三個特點，在FGPA中設計提取幀同步信號過程如下：接收到的PPM調制信號輸入到串／并轉換單元，在同步時隙時鐘的控制下，將串行的PPM調制信號以16位并行輸入，這個過程實際上就是一個16位數據移位的過程。再對并行輸出的16位數據進行邏輯判斷，若這16位數據中有且只有一個高電平“1”，則輸出高電平，其他情況則輸出低電平“O”。與此同時，計數器對時隙時鐘進行計數，計數器每計16個次產生一個進位高電平“1”，其他時候則輸出為“O”。將計數器輸出與邏輯判斷輸出進行相與。若兩者都為高電平，相與結果為“1”，則輸出一個幀同步信號，其他情況下則不輸出幀同步信號，但若邏輯判斷結果為“0”，而計數器輸出為“1”時，需將此時與門輸出的低電平與計數器輸出的高電平進行同或運算，得到低電平“O”，并將此低電平跟控制計數器的時隙時鐘相與，使計數器暫停計數一次，從而通過扣除時隙時鐘的方式逐漸達到幀同步。具體設計流程如圖3所示。本文引用地址：http://www.104case.com/article/191649.htm
評論