基于EDA仿真技術(shù)的解決FPGA設(shè)計(jì)開發(fā)中故障的方法

　　有了故障出現(xiàn)時(shí)的輸入數(shù)據(jù)，我們就可以在仿真環(huán)境下構(gòu)建故障出現(xiàn)的條件。

　　②利用.dat文件建立bug出現(xiàn)的條件

　　用verilog語(yǔ)言編寫仿真文件（testbench），使用語(yǔ)句$readmemh或$readmemb將.dat文件中的數(shù)據(jù)存儲(chǔ)到一個(gè)設(shè)定的ram中，如：$readmemh(“s.dat”,ram)。

　　注意$readmemh讀取是按照十六進(jìn)制數(shù)據(jù)進(jìn)行（認(rèn)為.dat文件中的數(shù)據(jù)都是十六進(jìn)制數(shù)），會(huì)自動(dòng)將其轉(zhuǎn)換為4位二進(jìn)制數(shù)存入ram中，所以設(shè)定的ram位寬要是.dat文件中數(shù)據(jù)位寬的4倍；使用$readmemb時(shí)，存儲(chǔ)SignalTap所抓信號(hào)時(shí)，信號(hào)都要先設(shè)定為binary類型，ram位寬就是.dat文件數(shù)據(jù)的位寬。ram的深度為.dat文件中數(shù)據(jù)的個(gè)數(shù)。

　　然后在程序里把ram中數(shù)據(jù)按照所對(duì)應(yīng)時(shí)鐘沿輸出到一個(gè)寄存器變量中，ram地址累加即可。

　　always@(posedge clk)

　　begin

　　data=ram[addr];

　　addr=addr+1'b1;

　　end

　　復(fù)現(xiàn)bug存在條件時(shí)，需將模塊的輸入信號(hào)與ram中的數(shù)據(jù)位相對(duì)應(yīng)，仿真文件調(diào)用模塊時(shí)，將寄存器data對(duì)應(yīng)位作為輸入接入即可。

　　在仿真環(huán)境中復(fù)現(xiàn)bug波形如圖5所示。

圖5 ModelSim環(huán)境下復(fù)現(xiàn)的出錯(cuò)數(shù)據(jù)

　　把圖5和圖1進(jìn)行比較，可見通過這種方法我們?cè)诜抡姝h(huán)境下建立了bug出錯(cuò)時(shí)的環(huán)境，得到相同的輸出出錯(cuò)數(shù)據(jù)。

　　③修改程序后在仿真環(huán)境驗(yàn)證修改是否成功

　　修改程序后，我們只要使用同樣的環(huán)境進(jìn)行仿真，并且有針對(duì)性的觀察bug是否解決。本例中出現(xiàn)bug的原因是使用了異步FIFO，改成同步 FIFO后，問題應(yīng)該就會(huì)解決，我們可以通過仿真驗(yàn)證。修改程序后仿真的波形如圖6所示。

圖6 修改程序后相同條件下的輸出數(shù)據(jù)

　　由圖6可見，修改后相同的條件FIFO讀出4個(gè)數(shù)，說明沒有讀空，符合要求，bug解決。圖7為版本編譯后上板使用SignalTap抓取的信號(hào)波形，以作比較。

圖7 修改程序后SignalTap抓的信號(hào)

　　比較后易見，波形完全相同，說明方法可行。

　　總結(jié)

　　文中描述的方法可針對(duì)各種的故障的解決。在故障出現(xiàn)時(shí)，只需定位出錯(cuò)的模塊，這些模塊內(nèi)嵌一些子模塊也無(wú)妨；抓信號(hào)時(shí)將故障模塊的輸入輸出信號(hào)抓出即可；利用輸入信號(hào)重建故障環(huán)境，若仿真輸出信號(hào)和所抓輸出信號(hào)相同，說明故障環(huán)境建立正確；用這個(gè)仿真平臺(tái)就可以具體定位是哪個(gè)子模塊、哪個(gè)信號(hào)出錯(cuò)，而不需要在SignalTap中把這些信號(hào)抓出來(lái)；并且在修改代碼后可以驗(yàn)證是否修改成功，節(jié)省時(shí)間，很明確的證明故障真的被解決了，事半功倍。