基于FPGA的微電網并網控制器的設計與實現

，與實際電壓值比較可知該采樣模塊的采樣精度很高。并網控制器的采樣電壓為線電壓，基于FPGA實現改進鎖相算法的控制效果利用QuartusⅡ9．0得到鎖相波形如圖6b所示，圖中ωt為uab的相角弧度值，ωt =Data／163。由圖可見，鎖相環輸出值范圍為-π～π，其過零點與uab過零點高度重合，鎖相精度很高。

并網前，微電網側輸入大電網的電流為零，并網過程中的電流波形如圖7a所示。并網過程中的沖擊電流峰值約為0．36 A，穩定工作后電流峰值約為0．296 A。沖擊電流約為穩定工作時電流的1．2倍，沖擊很小從而實現了微電網的平滑并網。當接收到脫網命令時，控制器立即切斷并網開關，微電網轉為孤島模式運行，其脫離大電網時的波形如圖7b所示，可見，并網控制器能快速可靠處理斷網命令，不會出現脫網后自動并網等誤動作。

5 結論
針對微電網與大電網能量交互的問題，設計了一種基于FPGA實現的并網控制器。詳細介紹了并網控制器采樣模塊和鎖相控制模塊的設計過程，并根據并網條件開發出基于FPGA實現的并網控制器。最后將該并網控制器應用于微電網實驗平臺，實驗結果表明，所設計的并網控制器能實現數據的精確采樣及快速準確的鎖相控制，并網沖擊小，從而能實現微電網的平滑并網。