基于DSP+FPGA汽車防撞報警設備高速數據采集

3 軟件設計

本系統軟件主要由DSP和FPGA組成。其中DSP由系統初始化部分;系統功能模塊的EMIF模塊，FLASH模塊和SDRAM模塊組成以及人機交互模塊組成。而FPGA設計則由FIFO模塊以及DCM模塊組成，軟件總體模塊框圖如圖9所示。

在整個系統中，DSP芯片負責DSP系統初始化部分和系統功能模塊兩個部分。其中DSP系統初始化部分包括DSP引導程序，DSP芯片中各硬件寄存器的設置，以及EDMA，定時中斷等寄存器的設置。而系統功能模塊中，包括FLASH模塊和SDRAM模塊，由于本系統中DSP需要處理的數據容量比較大，自身的存儲容量不夠，所以一些數據需要存儲于FLASH中，而在運行過程中，很多數據的處理也要在SDRAM中進行;而DSP EMIF模塊主要用來連接FPGA，FLASH和SDRAM。

FPGA邏輯設計部分包括了AD邏輯設計，DCM邏輯設計以及FIFO模塊的邏輯設計。這塊功能設計的主要目的是利用FPGA的硬件邏輯模塊，同時進行2路高速AD數據的采集，并將數據放至由ISE軟件的IPcore生成的FIFO中，最后由FIFO再通過由與EMIF相對應的邏輯接口將數據傳輸到DSP中。而整個邏輯設計過程中，其時鐘均由DCM模塊來產生，DCM模塊可以由ISE軟件的IPcore來生成，可以通過IP core生成系統需要的時鐘頻率，有延時少，抖動小等優點。

最后人機交互程序主要是包括LCD模塊以及鍵盤模塊。其中LCD來對數據進行顯示，而鍵盤模塊來對系統的各個參數進行設定。

4 結束語

文中在對目前高速數據采集系統的發展狀況、FPGA可編程控制器件和DSP數字信號處理系統的深入研究的基礎上，采用了高速ADC+FPGA+ DSP的設計方案，設計了一款高速數據采集系統，能夠用于高速行駛的汽車防撞報警設備中，實時檢測目標汽車與障礙物之間的距離，及時提醒駕駛員要提高警惕，注意安全駕駛。