MOSFET柵漏電流噪聲模型研究

CMOS器件的等比例縮小發展趨勢，導致了柵等效氧化層厚度、柵長度和柵面積都急劇減小。對于常規體MOSFET，當氧化層厚度2 nm時，大量載流子以不同機制通過柵介質形成顯著的柵極漏電流。柵極漏電流不僅能產生于溝道區域，而且能在柵極與源／漏的交疊區域產生。穿越柵氧化層的電流增加了電路的泄漏電流，從而增加了電路的靜態功耗，同時也影響MOS器件的導通特性，甚至導致器件特性不正常。柵漏電流增加成為器件尺寸縮減的主要限制因素之一。
柵氧化層越薄，柵漏電流越大，工藝偏差也越大。柵漏電流噪聲一方面影響器件性能，另一方面可用于柵介質質量表征，因此由柵介質擊穿和隧穿引起的柵電流漲落為人們廣泛關注。為了更好地描述和解釋柵電流漲落對MOS器件性能的影響，迫切需要建立柵漏電流噪聲精確模型。MOS器件噪聲的研究，始于60年代，至今已有大量研究報道文獻。而柵漏電流大的MOS器件噪聲特性的研究仍是現今研究中活躍的課題。尤其當MOS-FET縮減至直接隧穿尺度(3 nm)時，柵漏電流噪聲模型顯得尤為重要，并可為MOSFET可靠性表征和器件設計提供依據。文中基于MOSFET柵氧擊穿效應和隧穿效應，總結了柵漏電流噪聲特性，歸納了4種柵漏電流噪聲模型，并對各種模型的特性和局限性進行了分析。

1 柵漏電流噪聲模型
(1)超薄柵氧隧穿漏電流低頻噪聲模型。
模型基于泊松方程與薛定諤方程自洽數值求解，采用一維近似描述了器件的靜態特性，模型考慮了柵材料多晶硅耗盡效應和量子力學效應。在描述超薄氧化層的柵漏時，同時考慮了勢壘透射和界面反射，電子透射系數表達式為

其中，χb為勢壘高度，ψ(y)為位置y處的電勢，E為隧穿電子能級。
總柵隧穿電流為

其中，Ninv(ψ)為反型層電荷，C(ψ)為取決于界面反射的修正系數，fi(ψ)為頻率因子。
氧化層內部的缺陷對柵漏電流漲落的貢獻，已在格林表達式中考慮和體現。這種近似允許擯棄等效平帶電壓漲落的假設，由此得到的柵電流漲落譜密度為

其中，為與靜電勢ψ(y)相關的柵電流，IG的雅可比矩陣，Gψ(x，x1)為氧化層x1處的單位電荷在氧化層x處的電勢ψ(x)的格林函數。