電源完整性設計1

為什么要重視電源噪聲問題

芯片內部有成千上萬個晶體管，這些晶體管組成內部的門電路、組合邏輯、寄存器、計數(shù)器、延遲線、狀態(tài)機、以及其他邏輯功能。隨著芯片的集成度越來越高，內部晶體管數(shù)量越來越大。芯片的外部引腳數(shù)量有限，為每一個晶體管提供單獨的供電引腳是不現(xiàn)實的。芯片的外部電源引腳提供給內部晶體管一個公共的供電節(jié)點，因此內部晶體管狀態(tài)的轉換必然引起電源噪聲在芯片內部的傳遞。

對內部各個晶體管的操作通常由內核時鐘或片內外設時鐘同步，但是由于內部延時的差別，各個晶體管的狀態(tài)轉換不可能是嚴格同步的，當某些晶體管已經完成了狀態(tài)轉換，另一些晶體管可能仍處于轉換過程中。芯片內部處于高電平的門電路會把電源噪聲傳遞到其他門電路的輸入部分。如果接受電源噪聲的門電路此時處于電平轉換的不定態(tài)區(qū)域，那么電源噪聲可能會被放大，并在門電路的輸出端產生矩形脈沖干擾，進而引起電路的邏輯錯誤。芯片外部電源引腳處的噪聲通過內部門電路的傳播，還可能會觸發(fā)內部寄存器產生狀態(tài)轉換。

除了對芯片本身工作狀態(tài)產生影響外，電源噪聲還會對其他部分產生影響。比如電源噪聲會影響晶振、PLL、DLL的抖動特性，AD轉換電路的轉換精度等。解釋這些問題需要非常長的篇幅，本文不做進一步介紹，我會在后續(xù)文章中詳細講解。 由于最終產品工作溫度的變化以及生產過程中產生的不一致性，如果是由于電源系統(tǒng)產生的問題，電路將非常難調試，因此最好在電路設計之初就遵循某種成熟的設計規(guī)則，使電源系統(tǒng)更加穩(wěn)健。

電源完整性設計（2）電源系統(tǒng)噪聲余量分析

絕大多數(shù)芯片都會給出一個正常工作的電壓范圍，這個值通常是±5%。例如：對于3.3V電壓，為滿足芯片正常工作，供電電壓在3.13V到3.47V之間，或3.3V±165mV。對于1.2V電壓，為滿足芯片正常工作，供電電壓在1.14V到1.26V之間，或1.2V±60mV。這些限制可以在芯片datasheet中的recommended operating conditions部分查到。這些限制要考慮兩個部分，第一是穩(wěn)壓芯片的直流輸出誤差，第二是電源噪聲的峰值幅度。老式的穩(wěn)壓芯片的輸出電壓精度通常是±2.5%，因此電源噪聲的峰值幅度不應超過±2.5%。當然隨著芯片工藝的提高，現(xiàn)代的穩(wěn)壓芯片直流精度更高，可能會達到±1%以下，TI公司的開關電源芯片TPS54310精度可達±1%，線性穩(wěn)壓源AMS1117可達±0.2%。但是要記住，達到這樣的精度是有條件的，包括負載情況，工作溫度等限制。因此可靠的設計還是以±2.5%這個值更把握些。如果你能確保所用的芯片安裝到電路板上后能達到更高的穩(wěn)壓精度，那么你可以為你的這款設計單獨進行噪聲余量計算。本文著重電源部分設計的原理說明，電源噪聲余量將使用±2.5%這個值。

電源噪聲余量計算非常簡單，方法如下：

比如芯片正常工作電壓范圍為3.13V到3.47V之間，穩(wěn)壓芯片標稱輸出3.3V。安裝到電路板上后，穩(wěn)壓芯片輸出3.36V。那么容許電壓變化范圍為3.47-3.36=0.11V=110mV。穩(wěn)壓芯片輸出精度±1%，即±3.363*1%=±33.6 mV。電源噪聲余量為110-33.6=76.4 mV。