三模冗余在ASIC設計中的實現方法

摘要：星載計算機系統處于空間輻照環境中，可能會受到單粒子翻轉的影響而出錯，三模冗余就是一種對單粒子翻轉有效的容錯技術。通過對三模冗余加固電路特點的分析，提出了在ASIC設計中實現三模冗余的2種方法。其一是通過Syno-psys的綜合工具DesignCompiler對原設計進行綜合，然后修改綜合后的門級網表再次綜合；其二是直接建立采用三模冗余加固的庫單元。
關鍵詞：三模冗余；DesignCompiler綜合；庫單元；專用集成電路

0 引言
航天器在空間中飛行時，一直處在帶電粒子構成的輻射環境中。在這種輻射環境中微處理器可能會因為單粒子擾動而中斷正常功能從而導致災難性事故。這主要涉及到2方面的問題，輻射總劑量效應和單粒子效應的問題，單粒子效應又分為單粒子翻轉(SEU)和單粒子閉鎖(SEL)2個方面。單粒子翻轉效應能夠導致數字電路的存儲單元中的某一位因受到干擾而發生翻轉，從而引起存儲內容的變化，還可在組合邏輯電路的輸出上引入一個短暫的脈沖，單粒子翻轉效應是目前導致處理器運行失效的主要原因。星載計算機系統中處理器性能的穩定與可靠在整個系統的穩定與可靠性中占有重要地位，因此必須對電路進行加固，三模冗余技術是一種對單粒子翻轉有效的容錯技術，能夠極大地提高電路的可靠性。

1 三模冗余介紹
三模冗余(TMR)技術是一種時序電路加固技術，其基本思想是對于待加固模塊生成2個相同的模塊，再通過多數表決輸出，這樣即使有一個模塊發生故障電路依然可以正常工作。三模冗余在結構上又有空間冗余和時間冗余之分，時間冗余就是3路時鐘信號之間存在一定延遲，延遲值應大于SEU翻轉的最大脈寬。時間冗余的作用是對于時序電路的輸入毛刺，最多只有一路時鐘會采樣到錯誤值，因此可以有效地防止組合邏輯毛刺所帶來的錯誤。圖1是采用普通時空三模冗余加固的觸發器的電路圖(以后簡稱TMR觸發器)，其中VOTER為多數表決器的組合電路。

雖然三模冗余技術可以極大地提高系統的可靠性，但是代價也是巨大的。由TMR的基本結構不難看出采用TMR技術的2個缺點：首先由于進行了硬件冗余導致芯片面積增大到原來的3倍多；其次由于三路時鐘信號之間的延遲和在輸出端加入了表決電路，在關鍵路徑上引入了額外的延時，導致電路的運行速度下降。
如果設計中2個觸發器之間的關鍵路徑延遲太短(比如移位寄存器)，圖1的三模冗余電路結構在運行中可能會出現電路輸出不定態和電路狀態錯誤的問題，圖2是一個采用三模冗余加固的4位移位寄存器的電路圖，圖中的TMR_DFF模塊的電路如圖1所示。