嵌入式處理器MPC8272與外設的息線適配

圖7中，TA_N是MPC8272的數據傳輸確認信號，低電平有效，而DSP HPI接口數據準備好信號HRDY高電平有效，因此須反向；雙口RAM忙指示信號(即數據未準備好)BUSY_N低電平有效，須反向；OLED_RDY_N是當外部總線為100 MHz時(SCLK為100MHz外部總線時鐘輸入)，插入cnt=100個時鐘周期(等待狀態為1μs)后的數據準備好信號，低電平有效。功能模塊RDY_N的相關VHDL描述如下：

這里由于采用了CPLD芯片，因此只需修改VHDL程序中參數cnt的值，就可方便地調整等待狀態的時長，如O．5 μs、2μs、3μs、4μs等，使用非常簡單、快捷。定制固定1 Mbps總線速率時，只需將該片選的cnt值設為100，即等待狀態時長為1μs。

4 總 結
嵌入式處理器MPC8272內存控制模塊和總線外部TA數據傳輸確認輸人信號，為其與常用外設和慢速外設通信的時序匹配設計提供了方便。本文給出了MPC8272與各種外設的時序匹配方法。該方法提高了嵌入式處理器的總線效率和數據傳輸的穩定性及可靠性，并已在實際工程應用中正常使用，具有很強的適用性和通用性。