上網本處理器電源設計要點
加入技術交流群
在自升壓模式中，DaVinci處理器要求對CVDD和CVDDDSP內核電源進行同時排序。在主機升壓模式中，CVDD必須斜坡上升，并在CVDDSP開始斜坡上升以前達到其設置值(1.2V)。作為一個最大值，CVDDDSP電源必須在關閉(開啟)“始終開啟”和DSP域之間的短路開關以前上電?？梢砸匀魏雾樞騿覫/O電源(DVDD18、DVDDR2和DVDD33)，但必須在CVDD電源100ms的同時達到設定值[3]。 本文引用地址：http://www.104case.com/article/166911.htm
穩壓精度
影響電源系統的電壓容差有幾個因素，其中電壓基準精度是最重要的一個因素，可在電源管理器件的產品說明書中找到其規范。新型穩壓器要求達到±1%的精度或更高的溫度基準精度。一些成本較低的穩壓器可能要求±2%或±3%的基準電壓精度。請在產品說明書中查看穩壓器廠商的相關規范，以確保穩壓精度可以滿足處理器的要求。另一個影響穩壓精度的因素是穩壓器外部反饋電阻的容差。
在要求精確容差值的情況下，推薦使用±1%的容差電阻。另外，在將這種電阻用于編程輸出電壓時，將會帶來額外±0.5%的容差，具體的計算公式為：輸出電壓精度=2*(1-VREF/VOUT)*TOLRES
第三個影響因素是輸出紋波電壓。一個優良的設計實踐是針對低于1%輸出電壓的峰峰輸出電壓進行設計，它可使電源系統的電壓容差增加±0.5%。假設基準精度為±2%，那么這三個影響因素加在一起將使電源系統精度為±3%。
DaVinci CVDD電源要求一個可帶來±4.2%精度、50mV容差的1.2V典型內核電源。3.3V DVDD電源具±4.5%精度、150mV的容差，而1.8V DVDD電源則具有±5%精度、90mV的容差。使穩壓器靠近負載以減少路徑損耗非常重要。需要注意的是，如果電源具有3%的容差，且處理器內核電壓要求4.2%容差，則必須對去耦網絡進行設計，以便實現1.2V電壓軌[4]的1.2%精度或14mV容差。
評論