上網本處理器電源設計要點

由于更高的集成度、更快的處理器運行速度以及更小的特征尺寸，內核及I/O電壓的負載點(POL)處理器電源設計變得越來越具挑戰性。處理器技術的發展必須要和POL電源設計技術相匹配。對當今的高性能處理器而言,5年或10年以前使用的電源管理解決方案可能已不再行之有效。因此，當為德州儀器(TI)的DaVinci數字信號處理器(DSP)進行POL電源解決方案設計時，充分了解基本電源技術可以幫助克服許多設計困難。本文以一個基于TI電源管理產品的電源管理參考設計為例，討論一系列適用于DaVinci處理器的電源去耦、浪涌電流、穩壓精度和排序技術。

大型旁路去耦電容

處理器所使用的全部電流除了由電源本身提供以外，處理器旁路和一些電源的大型電容也是重要來源。當處理器的任務級別(level of activity)急劇變化而出現陡峭的負載瞬態時，首先由一些本地旁路電容提供瞬時電流，這種電容通常為小型陶瓷電容，可快速響應對負載變化。隨著處理速度的增加，對于更多能量存儲旁路電容的需求變得更為重要。另一個能量來源是電源的大電容。為避免出現穩定性問題，一定要確保電源的穩定性，且可利用增加的旁路電容正確地啟動。因此，必須保證對電源反饋回路進行補償以適應額外的旁路電容。電源評估板(EVM)在試驗臺上可能非常有效，但在負載附近增加了許多旁路電容的情況下，其性能可能會發生變化。

作為一個經驗法則，可以通過在盡可能靠近處理器電源引腳的地方放置多個0603或0402電容(60用于內核電壓，而30則用于DM6?43的I/O電壓)，將DaVinci電源電壓的系統噪聲進行完全去耦。更小型的0402電容是更好的選擇，因為其寄生電感較小。較小的電容值(如560pF)應該最接近電源引腳，其距離僅為1.25cm。其次最接近電源引腳的是中型旁路電容(如220nF)。TI建議每個電源至少要使用8個小型電容和8個中型電容，并且應緊挨著BGA過孔安裝(占用內部BGA空間，或者至少應在外部角落處)。在更遠一點的地方，可以安裝一些較大的大型電容，但也應該盡可能地靠近處理器[1]。

浪涌電流

具有大旁路電容的電源存在啟動問題，因為電源可能無法對旁路電容充電，而這正是啟動期間滿足處理器要求所需要的。因此，在啟動期間，過電流可能會引起電源的關斷，或者電壓可能會暫時下降(變為非單調狀態)。一個很好的設計實踐是確保電壓在啟動期間不下降、過沖或承受長時間處于高壓狀態。為減少浪涌電流，可通過增加內核電壓電源的啟動時間，來允許旁路電容緩慢地充電。許多DC/DC調節器都具有獨特的可調軟啟動引腳，以延長電壓斜坡時間。如果調節器不具有這種軟啟動引腳，那么可利用一個外部MOSFET以及一種RC充電方案，從外部對其進行實施。

本文推薦使用一種帶有電流限制功能的DC/DC調節器，來幫助維持單調的電壓斜坡。采用軟啟動方案有助于滿足DaVinci處理器的排序要求。

上電排序

越來越多的處理器廠商提供推薦的內核及I/O上電排序的時序準則。一旦獲知時序要求，POL電源設計人員便可選擇一種適當的技術。對雙路電源上電和斷電的方法有很多種，其中順序排序和同時排序是最為常用。

當在內核和I/O上電之間要求一個較短的毫秒級時間間隔時，可以采用任何順序實施順序排序。實施順序排序的一種方法是只需將一個穩壓器的PWERGOOD引腳連接至另一個穩壓器的ENABLE引腳。當內核和I/O電壓差在上電和斷電期間需要被最小化時，就需要使用同時排序。為實施同時排序，內核和I/O電壓應彼此緊密地跟蹤，直到達到較低的理想電壓電平。此外，較低的內核電壓達到了其設定值要求，而較高的I/O電壓將可以繼續上升至其設定值[2]。