采用AD9913的低相噪頻率合成器設計

　　摘要：低相噪頻率合成是通信電路設計中的關鍵技術，在射頻和微波領域應用廣泛。文章闡述了混頻鎖相的原理，通過建立噪聲模型，對影響相位噪聲的主要因素進行了詳細論述，并結合AD9913介紹了一種低相噪頻率合成具體方案，并給出了指標測試結果。

　　引言

　　在現代復雜電磁環境中，要提高接收機的信號截獲能力和動態范圍，需對頻率合成器進行捷變頻和低相噪設計。隨著數字集成電路的高速發展，低噪聲、高性能的數字鎖相環已得到廣泛應用，它具有體積小、成本低和易于調試等優點。

　　DDS在相對帶寬、頻率轉換時間、相位連續性、正交輸出、高分辨力以及集成度等性能指標上遠遠超過了傳統頻率合成技術的水平，為系統提供了優于模擬信號源的性能。

　　對于工作頻率高、變頻間隔相對較小的鎖相合成器，如果采用前置分頻法，則環路分頻比較大，在反饋支路進行頻率下移，可有效減小環路分頻比，有利于改善系統的相位噪聲和動態響應特性。

　　混頻鎖相合成技術相噪特性分析

　　鎖相頻率合成主要分為單環鎖相和混頻鎖相兩種。單環鎖相頻率合成是工程中常用的設計方法，其優點是結構簡單、體積小，且容易實現，缺點是當環路輸出頻率較高時分頻比較大，無法實現低相噪設計要求。

　　混頻鎖相方式增加了頻率搬移電路，通過在反饋支路對輸出頻率進行下移，從而降低了環路分頻比，實現對系統輸出相位噪聲的改善，設計原理如圖1所示。圖中，輸出頻率經取樣本振混頻后得到一個較低的中頻，與參考信號鑒相，鑒相產生的誤差電壓經環路濾波后除去高頻分量和帶外噪聲，去調諧VCO以改變輸出頻率。

　　在充分考慮參考信號、VCO和鑒相器引入相位擾動的基礎上，忽略一些次要因素，可建立圖1所對應的系統相位噪聲疊加模型，如圖1所示。

　　將噪聲源進行疊加，經過簡單地推導，可得出系統單邊帶相位噪聲功率譜密度為：