CMOS集成電路瞬態電流片外電流傳感器電路

隨著芯片特征尺寸的縮小和電路復雜程度的增加，有阻開路和有阻橋接缺陷的數目也在增加。同時，隨著器件密度、復雜性和時鐘速度的增加，邏輯測試技術已不能提供足夠的故障覆蓋率。為了彌補傳統測試方法的不足，基于靜態電流(IDDQ)的測試方法被廣泛使用。然而，隨著深亞微米技術時代的到來，總的靜態漏電流急劇增加，IDDQ測試技術受到嚴峻挑戰，因此，需要尋找新的測試技術，而瞬態電流測試技術提供一個很好的替代或補充。這種測試方法能夠檢測傳統測試和IDDQ測試所不能檢測的缺陷。

1 IDDT測試原理

IDDT測試是一種從供電回路，通過觀察被測電路所吸取的瞬間動態電流來檢測故障的一種方法，被認為可以檢測出一些經電壓測試和IDDQ測試所不能檢測的故障(像開路故障(stuck-open fault)、冗余故障(redundant fault)和時延故障(delay fault)等)。

如圖1所示，輸入向量(測試向量)施加到被測集成電路的信號輸入端，利用脈沖信號的上升沿和下降沿，CMOS電路中的PMOS和NMOS晶體管會有瞬間的共同導通，這樣就在電源(VOD)和地(GND)之間形成一條通路，此時會有相對比較大的電流流過，這個電流就是IDDT。通過檢測IDDT的大小，便可知被測電路是否存在缺陷。

2電流傳感器電路的改進

文獻[5]提出一種基于電荷測試的片外電流傳感器電路，該電流傳感器電路由4片高速電流反饋放大器(CFAs)組成，使用CLC449單片集成運算放大器作為基本組成單元。本文對文獻[5]中的片外電流傳感器電路進行改進，改進后的電路如圖2所示。

2.1 電流讀取放大單元(CSA)

電流傳感器電路通過測量連接在電源線上的采樣電阻兩端的電壓降而獲得瞬態電流，因此要求電流讀取放大單元要有足夠高的阻抗，以避免測試電路對被測集成電路供電電流的影響。利用運放U1和U2構成的電壓跟隨器電路為被測電路和U3構成的差分放大器電路的輸入端提供阻抗隔離。為了提高傳感器電路的穩定性，本文采用性能非常優良的儀用放大電路，增加了電阻R12。

根據式(3)可知，若前級放大器增益(R12+R11+R9)/R12增大，則CMRR也相應增大，如果R11和R9使用的是基本相同的值，那么稍稍出現偏差也無所謂。為了能改變放大倍數，甚至可以大幅度地改變R12的值，因為式(1)中的V+和V-各自之間沒有任何關系，所以CMRR也不會發生大的變化。并且在多數情況下，通過對稱使用U1和U2兩個運算放大器，而且R11=R9，則U1和U2兩個運算放大器由CMRR引起的輸出誤差，相位相同而且大小相等，這樣，差動放大電路的輸出誤差就會小到可以忽略不計。