基于FPGA的頻率特性測試儀的設(shè)計

相位的超前與滯后的判斷則通過D觸發(fā)器來完成，將整形后的被測網(wǎng)絡(luò)的輸入信號V1’加到D觸發(fā)器的D端，將整形后被測網(wǎng)絡(luò)的輸出信號V2’作為觸發(fā)器的CP信號，若V2’超前V1’，則對應(yīng)V2’上升沿處，V1’為0，則D觸發(fā)器輸出為0。反之，V2’滯后V1’，則D觸發(fā)器輸出為1。波形如圖6所示。

4 LCD觸摸屏模塊
本系統(tǒng)選用320x240圖形點陣液晶顯示模塊，顯示測量得到的電路網(wǎng)絡(luò)頻率特性曲線、漢字、字母、數(shù)字、圖形等；在液晶顯示模塊的基礎(chǔ)上再增加觸摸面板。
使用戶更方便地在屏幕上對各參量進行控制，將輸入界面和輸出界面一體化，使人機界面更加優(yōu)秀。由于液晶顯示控制時序比較復(fù)雜，本系統(tǒng)采用FPGA將處理后的數(shù)據(jù)經(jīng)過緩存后送入單片機中進行顯示控制。控制過程中在界面底層通過程序繪制頻率特性直角坐標系，在上方圖層繪制一道可以左右移動的屏標。通過按鈕(設(shè)置為低電平觸發(fā)中斷)控制其移動。將要顯示的參數(shù)分布顯示在屏幕上。

5 系統(tǒng)軟件設(shè)計
系統(tǒng)軟件設(shè)計主要由C語言和VHDL語言編寫完成，前者主要完成顯示控制，后者設(shè)計包括監(jiān)控模塊、測試功能管理模塊、DDS控制模塊、掃頻測試模塊、數(shù)據(jù)處理模塊等。系統(tǒng)軟件主流程如圖7所示。

6 測試結(jié)果
為了驗證該頻率特性測試儀的性能，對圖8中RC串并聯(lián)電路進行了測試，顯示的頻率特性曲線如圖9所示。理論計算可得：電路中心頻率

7 結(jié)語
本系統(tǒng)在完成軟硬件設(shè)計調(diào)試以后，對RC串并聯(lián)網(wǎng)絡(luò)進行了幅頻特性測試。在測試中，系統(tǒng)工作穩(wěn)定，較好地顯示了測試電路的幅頻、相頻特性曲線，測量精度高，實時性強；本系統(tǒng)已成功運用FPGA設(shè)計了一種結(jié)構(gòu)簡單、成本低廉的頻率特性測試儀，為以后設(shè)計便攜式頻率特性測試儀提供了參考和依據(jù)。