數字頻率正弦信號發生器控制電路

　　直接數字頻率合成DDS（Direct Digital Syndaesis）是實現數字化的一項關鍵技術，廣泛應用于電信與電子儀器領域。DDS 通常是在CPLD 或FPGA 內設置邏輯電路實現的，但由于DDS 輸出受到D/A 轉換器的速率及D/A 轉換后I/V 轉換中運放的帶寬增益和響應時間的限制，CPLD 和FPGA 內部實現方案在高頻段信號幅值已不穩定。因此，這里介紹一種基于DDS 器件AD9851的信號發生器設計方案。

　　AD9851電路模塊和控制邏輯

　　由于AD9851工作頻率較高，容易引入較大噪聲，因此需要注意電源與地線的連接，以減小噪聲。為避免高頻干擾，用PCB 制板實現AD9851及其外圍。其電路如圖2所示。

　　頻率控制字和相位控制字寫入時序有并行和串行兩種方式，這可用PFGA 內部狀態機實現。該系統設置的FM 調制分為兩級最大頻偏：5kHz 和10kHz，而PSK 調制信號由改變相位控制字實現?？刂谱旨袄碚撝涤嬎闳缦拢旱皖l段DDS 波表輸出數據為14位（214=16，384）。PSK 控制字在DDS 波表輸出值大于16，384/2=8，192時，改變相位180°。由于AD9851相位控制字為高5位，故若改變180°則改變相位控制字8’h90。AD9851的最高輸出150MHz 對應頻率控制字32’hFFFFFFFF（十六進制），故1Hz 對應28.633，1（十進制）。

　　正弦信號發生器的信號輸出范圍達100Hz～lOMHz，頻率穩定度優于10-4，幅度穩定可調，同時可輸出各種常用調制信號，并具有即時頻率轉換、控制靈活、幅度穩、體積小、成本低等優點，使得該系統能夠在各種便攜領域用作信號源。積小、成本低等優點，使得該系統能夠在各種便攜領域用作信號源。