現場可編程門陣列 文章 進入現場可編程門陣列技術社區
基于DSP和XC2S50嵌入式結構的便攜數字存儲示波表設計
- 本文提出了一種基于DSP＋FPGA的嵌入式便攜數字存儲示波表的設計方案，充分利用微控制器技術和ASIC技術實現了嵌入式實時處理，很好地達到了體積小、重量輕、功能強、可靠性高的要求。
- 關鍵字： 便攜式數字存儲示波表，數字信號處理器，現場可編程門陣列，嵌入式設計
基于FPGA的GPS數據采集器的設計與實現
- 全球定位系統(Clobal Position System，GPS)能夠提供實時、全天候、全球性和高精度的服務，其廣泛應用于各行各業中。GPS接收機通過天線單元接收衛星信號，將信號進行帶通濾波、下變頻混頻、AGC放大、A/D轉換等一系
- 關鍵字： NMEA-0183協議 現場可編程門陣列 硬件描述語言 協議解析
基于Verilog的多路相干DDS信號源設計
- 摘要：傳統的多路同步信號源常采用單片機搭載多片專用DDS芯片配合實現。該技術實現復雜，且在要求各路同步相干可控時難以實現。本文在介紹了DDS原理的基礎上，給出了用Verilog_HDL語言實現相干多路DDS的工作原理、設
- 關鍵字： DDS 現場可編程門陣列(FPGA) 相位累加器 Verilog_HDL
基于PI控制的全數字鎖相環設計
- 針對以往全數字鎖相環研究中所存在電路結構復雜、設計難度較大和系統性能欠佳等問題，提出了一種實現全數字鎖相環的新方法。該鎖相環以數字比例積分控制的設計結構取代了傳統的一些數字環路濾波控制方法。應用EDA技術完成系統設計，并進行計算機仿真。仿真結果表明：在一定的頻率范圍內，該鎖相環鎖定時間最長小于15個輸入信號周期，相位抖動小于輸出信號周期的5％，且具有電路結構簡單、環路性能好和易于集成的特點。
- 關鍵字： 比列積分控制 全數字鎖相環 超高速集成電路硬件描述語言 現場可編程門陣列
基于FPGA的頻率特性測試儀的設計
- 為設計一款便攜式頻率特性測試儀，該系統以大規模可縭程邏輯器件為實現載體，采用了基于FPGA體系結構的集成化設計方案，以VHDL為設計語言，設計了包含掃頻信號源、測幅、測相及顯示等電路，系統經峰值檢測和相位檢測分別完成了被測網絡的幅頻和相頻特性測量及曲線顯示，經調試功能上能滿足大部分系統要求，對RC串并聯電路進行測量誤差為0．4％；該系統具有探作簡單、成本低廉、性能穩定等特點，具有較強的實用價值與發展前景。
- 關鍵字： 頻率特性 現場可編程門陣列 直接數字頻率合成DDS 正弦信號
現場可編程門陣列介紹
FPGA是英文Field－Programmable Gate Array的縮寫，即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。 [ 查看詳細 ]
現場可編程門陣列資料下載
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473