DS/FH混合擴頻接收機解擴及同步技術的FPGA實現

　　同步模塊由位同步及幀同步電路構成，主要實現對信息數據的檢測和提取，并識別一幀信息數據的幀頭位置，實現跳頻圖案的同步。跳頻圖案的同步采用等待搜索同步法，開始時接收端頻率合成器停留在某一單頻點f_i′，等待發射機的頻率f_i，當發射機的頻率跳變為fi時，接收端本地的頻率f_i′與發送的頻率fi混頻后，輸出中頻f_IF。DSP完成解擴解調運算后，得到的串行數據流送入位同步和幀同步電路，從數據流中提取出特征字，就可以獲得一幀完整的數據，從而確定幀頭的位置，即頻率轉換時刻，由此控制接收端頻率合成器與發送端頻率合成器同步跳變，實現跳頻圖案的同步。由于采用編碼擴頻調制方式，發送端每兩位信息比特在一個PN碼周期被編碼為4種PN碼中的一種。所以接收端在每一個PN碼周期，對4組數據相關累加器的累加結果進行最大值比較，然后譯碼成相應的信息數據。信息數據送到同步電路，進行巴克碼匹配相關，提取有效的信息位，并控制跳頻時序完成跳頻同步。同步模塊原理如圖5所示。

　　在每一個PN碼周期，4組數據解調相關累加器解調出2bit信息數據。2bit信息數據以9.6kHz的速率送到同步電路。同步電路首先將信息數據進行并串轉換，由9.6kHz、2bit的數據流變換為19.2kHz、1bit的數據流，變換后的數據流再經過串并變換，得到19.2kHz、32bit的并行數據流。根據信號格式，每一幀數據為32bit，相應的13位巴克碼在一幀數據中的位置固定不變，所以提取每幀數據中相應位置上的13位數據比特與本地巴克碼進行相關匹配運算，結果與門限值比較，如果符合門限設置，即有中斷輸出，通知外部設備讀取相應數據。

3 實驗結果

　　系統技術指標為:信息數據速率4.8kbps，比特率19.2kbps。跳頻速率600hop/s，20個跳頻點，跳頻帶寬68MHz，每跳32bit擴頻碼周期為256，碼速率為4.9152MHz。

用TEKTRONIX 2221A數字存儲示波器觀測實驗結果。圖6～9為FPGA各測試點的測試結果。

　　圖6中第一組波形是256碼長本地接收同步偽碼流，第二組為跳頻幀同步信號，該信號對應的偽碼相位即為解擴、跳頻同

步時的相位。圖7第一組波形為接收數據流，第二組波形為發射數據流，發射數據幀格式為00000000011111001101010000000000，幀同步碼為13位巴克碼1111100110101，8位信息數據為00000000。由圖7可以看出接收端數據與發射端相同，但滯后于發射端，這是由于傳輸時延造成的。圖8第一組波形為接收串行數據，第二組為跳頻幀同步信號，該信號下降沿對應于一幀數據的起始，控制頻率合成器進行頻率轉換。圖9第一組波形為發射跳頻幀信號，第二組為接收幀同步信號，接受幀信號上升沿與發射跳頻幀信號的下降沿對齊，信號寬度大于發射端信號。這是因為控制頻率合成器進行頻率轉換的updata信號需要一定寬度。

　　解擴及同步是DS/FH混合擴頻接收機正確數據解調的關鍵，采用FPGA設計實現了多片專用芯片的功能，大大縮小了接收機體積，便于系統實現小型化、集成化。捕獲及跳頻同步等算法采用硬件實現，加快了捕獲跟蹤速度。FPGA的可編程性使電路的設計更具靈活性，并使系統具有“軟”接收機的特點。實驗結果表明FPGA系統設計是正確可行的。