基于ADSP TS201的雷達信號處理機設計

摘要：開發了一套以4片TS201和一片FPGA為核心的雷達信號處理系統。DSP僅通過鏈路口實現點對點通信，內存空間獨立。系統僅用一副板卡即完成了雷達數據處理，使其具有硬件結構簡單、體積小、程序易調試、整體可靠性高等特點，可以實現副瓣對消、四路信號的脈沖壓縮與動目標檢測等功能，該系統已成功應用于實際工程中。
關鍵詞：TS201；脈沖壓縮；動目標檢測

現代雷達信號處理已成為雷達功能實現的關鍵，本文根據某型雷達信號處理機的系統需要，對其硬件結構及軟件設計做了系統優化。設計了1套以4片TS201和1片FPGA為核心信號處理板，該系統僅用l副板卡即實現空時二維信號處理。實現了自適應副瓣相消，4路脈沖壓縮與MTI／MTD，副瓣匿影和差波束測角等算法，可以完成對目標距離，方位偏差量的測算，滿足系統需求。

1 系統組成分析
回波信號在天線上進行部分微波合成，形成和、差通道信號及兩路輔助天線信號，進行IQ正交插值，1／8抽取后，形成4路待測數據，數據率共為128 MB／s。系統算法結構，如圖1所示，主要由旁瓣相消模塊，數字脈壓模塊，MTD處理模塊由3部分組成。和路信號MTD(FFT-CFAR)后經副瓣匿影若判定有目標則再由和、差兩路數據計算方位偏差量。

以雷達工作的低重頻模式為例，IQ數據為5 388點，重頻為140 Hz，考慮到一定的時間余量，4路信號的傳輸及處理必須在6．7 ms的時間內完成。因此系統的數據速率、數據量及運算規模決定了系統設計必須具有以下特點：
(1)具有高性能浮點處理芯片，可完成旁瓣相消、脈沖壓縮、相參積累、雜波圖、恒虛警處理。
(2)內部各處理芯片間可進行高速數據傳遞且可外部擴展存儲芯片，保存大量數據。
(3)具備對外的數據接口和控制接口，并可輸出故障檢測信號。
(4)軟件設計中必須進行大量優化，保證上述所有處理模塊在1個脈沖周期內完成。