基于DDR NAND閃存的高性能嵌入式接口設計

摘要：介紹了一種最新DDR NAND閃存技術，它突破了傳統NAND Flash 50 MHz的讀寫頻率限制，提供更好的讀寫速度，以適應高清播放和高清監控等高存儲要求的應用。分析該新型閃存軟硬件接口的設計方法。
關鍵詞：DDR NAND；NAND Flash；1080P；嵌入式接口

隨著Android手持多媒體電子消費產品的風行，高畫質監控系統的普及，1080P全高清支持已成為各種多媒體設備未來占領市場的必備武器，目前許多產品對1080P實時解碼已突破并實現，但在1080P實時編碼方面還是寥寥無幾，其中一個重要因素是帶寬太大，當今流行的嵌入式存儲設備NAND Flash已以達到要求。在此情況下，存儲器生產商開發出新一代閃存設備DDR NAND。

1 DDR NAND閃存的特性
與傳統的48腳NAND Flash引腳定義不同，DDRNAND閃存不再分別劃分讀時鐘(RE#)和寫時鐘(WE#)，而是將讀寫合為1個時鐘，即CLK，而用W／R引腳的高低來區分這次是讀操作還是寫操作，如圖1所示。數據I／O接口也改為正負雙沿采集的DQ數據線。如圖1中DDR NAND閃存部分所示，各引腳功能說明如下：
CE1#～CE4#：片選信號，低為使能。一個48腳的物理NAND Flash片子最多能同時包含(封裝)4個NAND Flash。
CLE：命令鎖存使能信號，高為使能。
ALE：地址鎖存使能信號，高為使能
CLK：時鐘信號。
W／R#：區分讀寫操作信號，高為寫，低為讀。
DQ0～DQ7：數據／地址／命令復用數據線。
R／B1#～R／B4#：NAND狀態信號線。
VCC，VCCQ：接電源。
VSS，VSSQ：接地。
R：無定義。