“新摩爾時代”的新興應用與技術探尋(下)
加入技術交流群
(接上期)
本文引用地址：http://www.104case.com/article/110984.htm技術和產品的大繁榮，離不開健全的IC產業鏈。此篇從與IC相關的產業鏈角度報道一些企業。
2009年EDA和半導體業都下降了10%左右。但在蕭條的嚴冬中，總有一些可敬的頑強生命在成長。一家2001年才成立的小EDA公司，2009年銷售額增長了22%，2008年在功率分析方面的市場份額高達67%!這家公司就是Apache，CEO兼董事長Andrew T. Yang(楊天勝，華裔)博士介紹說，Apache專門提供降低功率和噪聲的EDA工具，可解決現今流行的28/22nm的芯片封裝系統的噪聲閉合，包括功率、速度、EMI和熱噪聲。
模擬和混合信號IC是利潤最高的IC之一，因為設計技巧高。Tanner EDA公司的總裁Greg Lebsack稱該公司的模擬/混合信號IC和MEMS設計工具可以大大降低設計門檻。
要實現快速混合信號SoC，需要三方面：數字設計(例如Magma公司的Talus工具)、模擬設計(Magma的Titan)和庫特征描述(Magma的SiliconSmart)。Magma的產品市場行銷副總裁Bob Smith說，Titan Up!程序使模擬設計者提高產品率和復用性，Titan ALX(模擬布局加速器)和Titan AVP(模擬虛擬原型機)可提高模擬/混合信號設計的動態布局設計的產品化率。定制設計業務部門副總裁Ashutosh Mauskar宣布新近推出SiliconSmart ACE Memory Characterization，通過嵌入Magma超快的FineSim Pro模擬器，并且利用該公司專利的內存電路優化技術，可實現精確的時序、功率和噪聲模式描述。
32/28nm制造物理閉合需要解決時序、SI(信號整合)、DFM(可制造設計)和OPC(光學臨近校正)等問題，以保證時序驅動環境下的物理簽核(Signoff)，為DFC/OPC最好準備。Mentor Graphics公司布局&布線事業部總經理Pravin Madhani說，Calibre InRoute工具的特點是通過內建的Calibre，可以探測到由LEF驅動(庫交換格式驅動)的驗證引起的DRC(設計規則檢查)的違規或忽略，可采用Mentor的Olympus-SoC布局器進行自動修復，在布局器內部循環方面可采用Calibre DRC。Calibre InRoute方案的特點是：集成的設計和驗證平臺，可減少幾天到幾周的設計時間。
ODM(委托設計)
代工廠的股東權益回報率只有8%左右，而Fabless(設計公司，也稱無芯片加工廠公司)的股東權益回報率(ROE)15%左右。如果“設計公司+代工廠=實際的IDM(集成器件制造商)”，可以使代工廠和Fabless的綜合ROE達到15%。因此，TSMC投資并控股的臺灣創意電子(Global Unichip)誕生了。
創意電子主要幫助一些有好點子的公司快速實現IC設計，并推薦到TSMC流片。據創意電子市場處處長黃克勤博士介紹，該公司在祖國大陸的業務一直在成長，黃處長稱贊一些祖國大陸的客戶想法十分超前，甚至需要創意電子公司設計雙核ARM Cortex-A9處理器!目前，從該公司的2009年設計項目看，0.13µm設計仍是主流，占44%;65nm占24%;90nm一直沒有發展起來，只有9%;40nm設計2009年開始露頭，占1%(注：筆者這段消息發在網上后，網友rram評論道：實際上，設計成本的急劇上升，導致越來越少的廠家愿意采用先進工藝，導致先進工藝的使用越來越少，反過來導致設備的平均售價上升，又推高制程成本!)。
ASIC設計業也紅火。Open-Silicon總裁兼CEO Naveed Sherwani介紹說，該公司即使在2009年低谷還達到了5%的增長，過去三年年均增長20%，預計今年將達30%!
ASIC設計的未來應該是：專注在解決方案和質量。Naveed對ASIC設計師的建議是：只做部分自己的IP，無需內部晶圓廠，盡量使用第三方內存、庫和工具，利用外包的設計中心。
制造工藝
設計方案送到代工廠后，還能進一步優化。Tela Innovations公司與最大的代工廠TSMC進行了合作，專門做制程優化。Tela市場行銷副總裁Neal Carney說，AreaTrim工具可減小芯片面積，PowerTrim降低漏電流，據說在40nm時可減少邏輯電路50%漏電流。Tela的商業模式是提供給TSMC庫，這樣在TSMC流片的廠商可以選擇Tela產品。(注：關于此次采訪更多信息，可瀏覽筆者博客：http://wangying1.spaces.eepw.com.cn，或本刊視頻網站：http://v.eepw.com.cn)
評論