HBM4規范定型：最高32Gb、16層TSV堆棧，6.4Gbps！

近日，標準組織JEDEC固態技術協會公布了新一代的高帶寬內存HBM4的標準制定即將完成。HBM4 旨在超越當前發布的 HBM3 標準，進一步提高數據處理速率，同時保持更高帶寬、更低功耗以及增加每個芯片和/或堆棧容量等基本功能。這些進步對于需要高效處理大型數據集和復雜計算的應用程序至關重要，包括生成式人工智能 （AI）、高性能計算、高端顯卡和服務器。

具體來說，與 HBM3 相比，HBM4 將每個堆棧的通道數增加一倍，并具有更大的物理占用空間。為了支持器件兼容性，該標準確保單個控制器可以在需要時同時使用 HBM3 和 HBM4。不同的配置將需要不同的轉接板來適應不同的封裝。HBM4 將指定 24 Gb 和 32 Gb 容量密度，并可選擇支持 4 層、8 層、12 層和 16 層 TSV 堆棧。該委員會已就高達 6.4 Gbps 的速度達成了初步協議，并且正在討論更高的頻率。

值得注意的是，英偉達（NVIDIA）已經宣布為其下一代 Rubin AI 加速器配備HBM4。

HBM大廠SK海力士此前曾表示，他們計劃將存儲器和邏輯半導體集成到單個封裝中，這意味著不需要額外的封裝技術，并且考慮到單個芯片將更接近這種實現，它將被證明具有更高的性能效率。為了實現這一目標，SK海力士計劃建立一個戰略“三角聯盟”，這將涉及臺積電的半導體和英偉達的產品設計，從而產生可能具有革命性的最終產品。

編輯：芯智訊-林子