芯片測試：系統級測試（SLT）詳解

在IC封測中我們常常會聽到：SLT、EVB、ATE這幾個名詞。它們之間的區別簡要如下：

?ATE(Auto Test Equipment) 在測試工廠完成. 大致是給芯片的輸入管道施加所需的激勵信號，同時監測芯片的輸出管腳，看其輸出信號是否是預期的值。有特定的測試平臺。?SLT(System Level Test) 也是在測試工廠完成，與ATE一起稱之為Final Test. SLT位于ATE后面，執行系統軟件程序，測試芯片各個模塊的功能是否正常。?EVB(Evaluation Board) 開發板：軟件/驅動開發人員使用EVB開發板驗證芯片的正確性，進行軟件應用開發。

最近去產線見識了一下機臺，今天先一同來學習一下SLT。

在半導體晶體管尺寸越來越小、芯片功能日益復雜的趨勢下，系統級測試（簡稱SLT）變得至關重要。那什么是SLT？

SLT是如何幫助提高產品質量并縮短上市時間的？

系統級測試（SLT）是指在仿真的終端使用場景中對待測芯片（DUT）進行測試，純粹通過運行和使用來完成測試，無需像傳統自動測試設備（ATE）那樣創建測試向量，但是仍需要編寫測試，只是編寫方式不同。測試流程如下：

?? 執行特定操作。該操作可能是系統使用過程中固有的，如啟動操作系統；也可能是運行某些功能模塊編寫的特定程序， 如性能評估程序。?? 判斷該操作是否成功，是依據測量的結果或該操作的成功/失敗來進行衡量。例如，在驗證某個內部進程是否成功執行時， 判斷的依據可以是操作系統是否成功啟動；或檢查某個測量值（性能測試結果與閥值的比較）

大多數情況下，SLT中的系統會配備一些板載處理器來執行測試流程。由于片上系統（SoC）和系統級封裝（SIP）芯片是SLT的主要測試對象，因此測試用處理器通常就是待測芯片的一部分。如果不是此種情況，待測芯片的外圍測試系統通常會配備 一個合適的處理器。

SLT的測試時間比傳統ATE的測試時間長很多，因為SLT是模擬真實終端使用場景的功能測試，而不是ATE中的結構測試。SLT的測試時間一般都超過一分鐘，甚至可能長達數十分鐘，典型的測試時間為10分鐘左右。

由于測試時間較長，與傳統ATE測試相比，SLT測試設備必須具有更高的工位密度和更低的工位成本。

在生產環境中執行SLT需要構建一個系統。SLT中的系統是在測試板上實現的，該測試板與最終使用該芯片的產品的電路板非常相似。測試板可能包括以下功能和特性：

?01、與待測芯片相匹配的引腳底座?02、可放在測試板上的所有待測芯片外設，包括：?PMIC?RAM?存儲（如NVMe、eMMC）?SD卡?USB閃存?PCIe外設（如NVMe）?03、仿真電路和回環，用于無法放在測試板上的外設，例如人機接口設備（HID）和HDMI，在下圖中用Maock I/O模塊表示?04、測試用處理器（待測芯片不是測試用處理器的情況下）?05、測試設備和測試用處理器之間的通信方式?06、終端應用中使用的系統軟件

系統級測試中非常關鍵的一點是，它將軟件看成是系統的一部分。這有助于：

?盡可能重現終端使用環境?測試硬件和軟件的交互方式

連接到測試板時，測試設備至少需要提供以下功能和特性：

?測試板和待測芯片的電源?與測試用處理器交互的方式

更為先進的SLT測試設備還具有以下功能和特性：

?01、連接到嵌入式處理器控制臺的UART接口，用于實現設備間的通信?02、JTAG，用于直接訪問待測芯片?03、串行外設接口SPI，用于訪問測試板上的功能?04、高速串行接口，如PCIe、以太網或USB?05、自動溫度控制?06、具有相當的空間以容納客戶設計的測試板卡及模塊?07、測試板上閃存設備的自動更新

除了具備以上所說的硬件功能以外，測試設備還必須提供一個計算機平臺（測試用PC）和相應的API，以便測試程序訪問這些功能和特性。

創建SLT測試有多種不同的方法，所選的SLT測試設備應該能夠靈活適應不同方法。以下示例就展示了這種靈活性。

測試程序是多個單獨測試組成的集合或序列，通常在作為測試設備一部分的測試用PC上運行。各個單獨的測試通常實現為代碼，在以下位置運行：

?01、測試用PC?02、測試用處理器，可能是測試設備或測試板的一部分?03、處理器，待測芯片的一部分

在所有三種情況下，測試都可通過測試設備API或測試板上實現的接口來操作測試板和待測芯片。在最后一種情況下，測試可在待測芯片中運行。

1）在測試用PC或測試用處理器上執行測試 執行測試用PC或測試用處理器上的測試的流程如下。在此示例中，測試旨在驗證嵌入式處理器是否啟動。假設待測芯片有 一個連接到測試設備UART控制臺的UART端口，則此測試最簡單的形式是：

?2）在具有測試用處理器的待測芯片中執行從測試用PC部署的測試 另一種類型的測試是從測試用PC部署到待測芯片本身的測試用處理器。在這種情況下，假設待測芯片有某種高速接口，可以通過該接口下載和執行測試程序。這種測試的通用形式一般是：

?3）執行直接存儲在測試板上的測試 另一種測試方式是將測試序列存儲在測試板上的非易失性存儲器中，從而節省下載時間。采用將測試下載至測試板的方式時， 更容易更改測試。

當然，在真實環境中，測試會更加復雜，需要驗證許多事件。借助SLT測試設備的靈活性和測試板上待測芯片周圍的真實硬件，能夠更輕松地創建非常復雜的場景，這點對于傳統ATE來說很難或者根本無法實現。

系統級測試也被稱為功能測試。有段時間，大多數測試都是功能測試，但后來證明由于結構測試能夠自動化，可以更有效地 滿足故障覆蓋率要求。因此，自動測試程序生成（ATPG）成為測試向量的主要來源。

ATPG等結構技術需要掃描鏈等人工結構，以便訪問整個電路，這使得大多數測試都是在測試模式下完成。雖然這對測試大有裨益，但可測試性設計（DFT）和ATPG也有缺點，包括：

?01、測試模式掩蓋了僅在功能模式下可見的故障?02、ATPG 測試向量不會覆蓋電路所有部分，如IP塊之間的接口?03、待測芯片在結構測試期間不會經歷真實運行，無法發現一些邊緣故障和滯后性的故障，包括以下差異：?電源和時鐘分配電路中的噪聲?測試向量導致待測芯片發熱?04、ATPG沒有覆蓋復雜的真實場景，手動編寫這樣的測試向量可能非常困難甚至不可能?05、測試中不包括系統軟件

相較而言，使用SLT時，測試工程師可以像在真實環境中一樣使用待測芯片，從而發現以前無法發現的故障。下期我們將探討SLT逐漸普遍的原因、SLT的實踐應用、SLT面臨的挑戰。

過去十年里，我們生活的世界變得更加依賴電子設備。這點在汽車中尤為明顯：半自動駕駛汽車已經推出，電子設備或軟件能夠感知事件并通過自動轉向或制動來對事件做出反應。

世界各地的人也都高度依賴手機，而這需要強大可靠的設備作為基礎。對設備質量的高要求推動制造商對其芯片和系統進行全面測試，以減少終端用戶購買后遇到問題的可能性。

在當今競爭激烈的市場中，元器件供應商不斷推向技術極限，以提高性能、電池續航和良率。這意味著，供應商需要：

?盡早在新的工藝節點上發貨，而工藝的缺陷率可能仍然比較高?盡可能以低電壓運行，以延長電池續航?微調PLL設置以最大化良率?轉為使用更前沿的封裝技術來提高密度和性能

鑒于上述需求，必須進行大量測試，確保成品中使用的是優質元器件。因此，隨著不斷推向技術極限，使用SLT可防止故障漏檢，確保成品元器件達到所需的高質量水準。

鑒于進入測試時的初始缺陷率升高，而退出測試時允許的缺陷率顯著降低，元器件制造商比以往任何時候都更加依賴測試。

目前的技術已經遠遠超過每個芯片10億個晶體管的大關，99.5%的故障覆蓋率雖然仍可以接受，但如果以10億件來計算，0.5%還是很多。

電子設計自動化（EDA）行業在實現故障覆蓋率與密度同步提高方面付出了巨大努力，但由于以下原因，故障覆蓋率的提升有所滯后。

每當在集成電路制造中引入新的創新技術，也意味著引入了新的故障模式。但檢測這些故障模式所需的新測試技術卻開發緩慢，總是難以跟上步伐。而通過SLT，制造商可以實施功能測試，以引發和捕獲由新故障模式導致的真實故障。

除了具備以上所說的硬件功能以外，測試設備還必須提供一個計算機平臺（測試用PC）和相應的API，以便測試程序訪問這些功能和特性。

ATPG專注于測試IP塊并為這些IP塊實現非常高的故障覆蓋率。然而，隨著SoC變得越來越復雜，加入更多IP塊，這些IP塊之間的接口成為芯片中更重要的組成部分，導致整體故障覆蓋率下降。

IP塊接口的另一個挑戰是它們通常是異步的，這就導致測試更加困難。除了測試異步接口的復雜度，掃描所有可能的時序組合也非常耗時。

EDA行業提供了推動SoC系統驗證的工具，但尚不清楚這些仿真將如何移植到ATE，甚至能否移植到ATE。

SLT支持對接口進行測試，因為待測芯片將在真實環境中使用，以便發現ATE中可能沒有出現的故障。

如今的系統非常復雜，因此缺陷很難避免。設計驗證環節應該在零件或系統投入生產之前發現這些缺陷，但是，其中一些設計缺陷很難察覺，這就導致許多系統需要運行很長時間才能出現這種系統故障形式的缺陷。

更多時候，發現這些缺陷所需的硬件實例數量大得不切實際。

作為替代方案，在預生產和早期生產中運行SLT可以提供引發這些罕見故障所需的大量待測芯片，以便在產品交付給終端客戶之前修復硬件或軟件中的缺陷。

邊緣故障通常是裕度設計不佳造成的結果，因此SLT發現邊緣故障的能力有助于在流程早期階段解決這些裕度設計問題。

裕度設計是指為了保證結構的安全可靠性，在設計中引入一個大于1的安全系數，試圖來保障機械零件不發生故障。安全系數是通過綜合考慮荷載、材料性能數據的可靠性、所計算方法的合理性、加工裝配精度以及所設計的零件的重要性、失效后果等因素來確定。

在裕度設計中，對于配合尺寸和非配合尺寸，安全裕度的數值有所不同。一般而言，對于配合尺寸，安全裕度A的數值取工件公差的1/10；對于非配合尺寸或工藝能力很高時，A值可取為零。同時，A值的大小是人為給定的，A值越大對計量器具要求越低；A值越小，生產公差越大，但對計量器具的要求越高。因此應結合實際情況靈活處理。

裕度設計通常也稱為安全系數法，是一種廣泛用于機械可靠性設計領域的設計方法。

用SLT有多種不同策略。之前提到了SLT能夠提高復雜待測芯片的故障覆蓋率，此外還有其他優勢，包括：

?為制造和測試提供早期反饋。此類反饋用于減少缺陷和提高故障覆蓋率。?快速提高故障覆蓋率以避免漏檢。?實現難以在ATE上實現的測試。

完整SLT與局部SLT對比 本白皮書主要介紹使用完整SLT以實現更高質量，但也存在其他使用可能性：

?1) SLT抽樣測試 對于過往記錄良好、基于成熟工藝、在ATE上具有良好故障覆蓋率的待測芯片，SLT可能并不是必需的。但是，使用SLT對部件進行抽樣測試有利于驗證是否達到每百萬缺陷數（DPPM）要求。?2) 初始斜波期間或降低缺陷率時使用完整SLT?用于發現ATE未檢出的故障，找出SLT所發現故障的根本原因*，然后創建ATE測試進行驗證。同時，來自SLT的反饋可用于降低工藝的缺陷率。如此一來，測試覆蓋率和缺陷率都有了改進，最后只需抽樣檢查即可。?3) 全面生產SLT 當使用傳統ATE無法實現必要的覆蓋率，或由于高工藝缺陷率而導致漏檢率過高時，可使用此方法。?4) 快速提高故障覆蓋率以避免漏檢 理想情況下，遇到系統故障時，應找出故障的根本原因，修復故障并添加測試來捕獲其他故障，但這個過程需要時間，而更理想的方法是立即停止漏檢。SLT非常適合這一用途，它可以用來捕獲ATE的漏檢故障，然后可以將測試快速添加到SLT，以檢測出影響終端用戶的漏檢。SLT提供的測試方法，對于標準ATE來說非常困難甚至不可能，因此，對于某些現場故障，SLT是少數幾種達到故障覆蓋率要求的方法之一。

由于沒有可用的工具能夠衡量SLT對傳統故障模式的故障覆蓋率，因此很難知道所作的測試是否足夠。

有一些手動方法可幫助了解SLT測試的全面性，包括根據定義系統場景、列出所有要測試的場景，然后驗證針對這些場景的測試是否足夠。

EDA供應商已經開始為基于場景的SLT生產合適的工具。

傳統ATE測試設備具有高精度板卡，可以測量部件的規格，例如邊緣器件排布、電壓、電流、頻率和DAC/ADC線性度。

SLT則有所不同：功能測試可以告訴我們給定的待測芯片是否正常工作，但它不能告訴我們待測芯片是處于故障邊緣，還是有充足的裕度，可以繼續正常工作。

與裕度問題相關的是，用于構建測試板的元器件本身具有不同程度的裕度，這意味著待測芯片的測試結果可能取決于所采用的測試板的規格。

如果大量測試板不符合規范，并且是由于測試板設計缺陷而導致待測芯片失敗，這將是一場災難。但是，如果測試板都符合規范，那么測試板的差異性反而有利于測試，因為這意味著待測芯片的測試更接近真實場景。

SoC和SIP的復雜度日益提高，加上終端用戶日益嚴格的質量要求，在此趨勢的推動下，SLT得到了更廣泛的采用，成為待測芯片測試策略中的關鍵組成部分。

通過使用SLT在仿真的終端環境中對待測芯片進行功能測試，設備制造商可以預防使用傳統晶圓和封裝測試技術難以檢測到的漏檢故障。

此外，在測試流程中添加SLT環節后，不僅可以捕獲漏檢故障，而且可以在平臺之間移動測試，包括在測試流程的早期階段運行低良率測試，后期階段在SLT測試設備中運行高良率測試，這將有助于客戶達到理想的測試成本/質量比。

我們看到，市場對SLT的需求不斷增長，并且很多企業都希望通過實現SLT來改進質量成本。