首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> veriloghdl

        veriloghdl 文章 進入veriloghdl技術社區

        硬件描述語言Verilog HDL設計進階之:task和function說明語句的區別

        • task和function說明語句分別用來定義任務和函數。利用任務和函數可以把一個很大的程序模塊分解成許多較小的任務和函數便于理解和調試。輸入、輸出和總線信號的值可以傳入或傳出任務和函數。
        • 關鍵字: VerilogHDL  task  function  

        verilog HDL基礎之:實例3 數字跑表

        • 本節通過Verilog HDL語言編寫一個具有“百分秒、秒、分”計時功能的數字跑表,可以實現一個小時以內精確至百分之一秒的計時。數字跑表的顯示可以通過編寫數碼管顯示程序來實現,本實例只給出數字跑表的實現過程。讀者還可以通過增加小時的計時功能,實現完整的跑表功能。
        • 關鍵字: VerilogHDL  計數器  華清遠見  數字跑表  

        Verilog HDL基礎之:時序邏輯電路

        Verilog HDL基礎之:Verilog HDL語言簡介

        • Verilog HDL是硬件描述語言的一種,用于數字電子系統設計。它允許設計者用它來進行各種級別的邏輯設計,可以用它進行數字邏輯系統的仿真驗證、時序分析、邏輯綜合。它是目前應用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創的。
        • 關鍵字: VerilogHDL  VHDL  Verilog-XL  華清遠見  

        Verilog HDL基礎之:賦值語句和塊語句

        • 在Verilog HDL語言中,信號有兩種賦值方式:非阻塞賦值方式和阻塞賦值方式。塊語句通常用來將兩條或多條語句組合在一起,使其在格式上看更像一條語句。塊語句有兩種:一種是begin_end語句,通常用來標識順序執行的語句,用它來標識的塊稱為順序塊;另一種是fork_join語句,通常用來標識并行執行的語句。
        • 關鍵字: VerilogHDL  華清遠見  賦值語句  塊語句  阻塞賦值  

        Verilog HDL基礎之:數據類型和運算符

        • Verilog HDL中總共有19種數據類型,數據類型是用來表示數字電路硬件中的數據儲存和傳送元素的。在本書中,我們先只介紹4個最基本的數據類型,它們分別是:reg型,wire型,integer型和parameter型。
        • 關鍵字: VerilogHDL  華清遠見  數據類型  運算符  網絡類型變量  

        Verilog HDL基礎之:實例5 交通燈控制器

        • 本實例通過Verilog HDL語言設計一個簡易的交通等控制器,實現一個具有兩個方向、共8個燈并具有時間倒計時功能的交通燈功能。
        • 關鍵字: VerilogHDL  華清遠見  FPGA  交通燈控制器  

        Verilog HDL基礎之:程序基本結構

        • Verilog HDL是一種用于數字邏輯電路設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型。Verilog HDL既是一種行為描述的語言,也是一種結構描述的語言。也就是說,既可以用電路的功能描述,也可以用元器件和它們之間的連接來建立所設計電路的Verilog HDL模型。
        • 關鍵字: VerilogHDL  數字邏輯電路  華清遠見  

        Verilog HDL基礎之:實例4 PS/2接口控制

        • 本實例通過Verilog編程實現在紅色颶風II代Xilinx開發板上面實現對鍵盤、LCD、RS-232等接口或者器件進行控制,將有鍵盤輸入的數據在LCD上面顯示出來,或者通過RS-232在PC機上的超級終端上顯示出來。
        • 關鍵字: VerilogHDL  華清遠見  

        Verilog HDL基礎之:程序設計經驗(獨家)

        • 對于Verilog HDL的初學者,經常會對語法中的幾個容易混淆的地方產生困惑。本文列出幾個常見問題和解決它們的小竅門。
        • 關鍵字: VerilogHDL  華清遠見  

        Verilog HDL基礎之:與C語言的區別與聯系(獨家)

        • Verilog HDL基礎之:與C語言的區別與聯系。C語言很靈活,查錯功能強,還可以通過PLI(編程語言接口)編寫自己的系統任務直接與硬件仿真器(如Verilog-XL)結合使用。C語言是目前世界上應用最為廣泛的一種編程語言,因而C程序的設計環境比Verilog HDL更完整。
        • 關鍵字: VerilogHDL  華清遠見  C語言  

        Verilog HDL基礎之:組合邏輯電路的實現(原創)

        • Verilog HDL基礎之:組合邏輯電路的實現。數字邏輯電路分為兩種,分別是組合邏輯與時序邏輯。組合邏輯:輸出只是當前輸入邏輯電平的函數(有延時),與電路的原始狀態無關的邏輯電路。時序邏輯:輸出不只是當前輸入的邏輯電平的函數,還與電路目前所處的狀態有關。
        • 關鍵字: VerilogHDL  華清遠見  數字邏輯電路  

        Verilog HDL基礎之:條件語句

        • Verilog HDL基礎之if語句是用來判定所給定的條件是否滿足,根據判定的結果(真或假)決定執行給出的兩種操作之一。Verilog HDL語言提供了3種形式的if語句。case語句是一種多分支選擇語句,if語句只有兩個分支可供選擇,而實際問題中常常需要用到多分支選擇。Verilog語言提供的case語句直接處理多分支選擇。
        • 關鍵字: VerilogHDL  華清遠見  

        Verilog HDL基礎之:其他常用語句

        • Verilog HDL常用的其他語句有:循環語句、結構說明語句等。
        • 關鍵字: VerilogHDL  華清遠見  

        基于Verilog狀態機的PLC背板總線協議接口芯片設計

        • 設計了一組基于CPLD的PLC背板總線協議接口芯片,協議芯片可以區分PLC的背板總線的周期性數據和非周期性數據。詳細介紹了通過Verilog HDL語言設計狀態機、協議幀控制器、FIFO控制器的過程,25MHz下背板總線工作穩定的試驗結果驗證了協議芯片設計的可行性。
        • 關鍵字: VerilogHDL  PLC背板  CPLD  
        共40條 2/3 « 1 2 3 »
        關于我們 - 廣告服務 - 企業會員服務 - 網站地圖 - 聯系我們 - 征稿 - 友情鏈接 - 手機EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網安備11010802012473
        主站蜘蛛池模板: 梓潼县| 青田县| 余庆县| 平安县| 唐河县| 满洲里市| 通河县| 华蓥市| 克山县| 平和县| 湟源县| 阿坝| 南宫市| 缙云县| 珲春市| 绥棱县| 饶阳县| 大连市| 海兴县| 盐池县| 修文县| 谢通门县| 德阳市| 井冈山市| 大同县| 白银市| 凯里市| 光泽县| 高雄市| 莲花县| 顺义区| 深圳市| 临西县| 剑河县| 皮山县| 吴桥县| 临海市| 卫辉市| 平江县| 扶绥县| 冕宁县|